Технологический процесс полупроводникового производства — технологический процесс по изготовлению полупроводниковых (п/п) изделий и материалов; часть производственного процесса по изготовлению п/п изделий (транзисторов, диодов и т. п.); состоит из: последовательности технологических (обработка, сборка) и контрольных операций.
При производстве п/п изделий применяется фотолитография и литографическое оборудование. Разрешающая способность (в мкм и нм) этого оборудования (т. н. проектные нормы) и определяет название применяемого конкретного технологического процесса.
Совершенствование технологии и пропорциональное уменьшение размеров п/п структур способствуют улучшению характеристик (размеры, энергопотребление, рабочие частоты, стоимость) полупроводниковых приборов (микросхем, процессоров, микроконтроллеров и т. д.). Особую значимость это имеет для процессорных ядер, в аспектах потребления электроэнергии и повышения производительности, поэтому ниже указаны процессоры (ядра) массового производства на данном техпроцессе.
Этапы технологического процесса при производстве микросхем
Технологический процесс производства полупроводниковых приборов и интегральных микросхем (микропроцессоров, модулей памяти и др.) включает нижеследующие операции.
- Механическую обработку полупроводниковых пластин — получают пластины полупроводника со строго заданной геометрией, нужной кристаллографической ориентацией (не хуже ±5 %) и классом чистоты поверхности. Эти пластины в дальнейшем служат заготовками в производстве приборов или подложками для нанесения эпитаксиального слоя.
- Химическую обработку (предшествующую всем термическим операциям) — удаление механически нарушенного слоя полупроводника и очистка поверхности пластины. Основные методы химической обработки: жидкостное и газовое травление, плазмохимические методы. Для получения на пластине рельефа (профилирование поверхности) в виде чередующихся выступов и впадин определённой геометрии, для вытравливания окон в маскирующих покрытиях, для проявления скрытого изображения в слое экспонированного фоторезиста, для удаления его заполимеризированных остатков, для получения контактных площадок и разводки в слое металлизации применяют химическую (электрохимическую) обработку.
- Эпитаксиальное наращивание слоя полупроводника — осаждение атомов полупроводника на подложку, в результате чего на ней образуется слой, кристаллическая структура которого подобна структуре подложки. При этом подложка часто выполняет лишь функции механического носителя.
- Получение маскирующего покрытия — для защиты слоя полупроводника от проникновения примесей на последующих операциях легирования. Чаще всего проводится путём окисления эпитаксиального слоя кремния в среде кислорода при высокой температуре.
- Фотолитография — производится для образования рельефа в диэлектрической плёнке.
- Введение электрически активных примесей в пластину для образования отдельных p- и n-областей — нужно для создания электрических переходов, изолирующих участков. Производится методом диффузии из твёрдых, жидких или газообразных источников, основными диффузантами в кремний являются фосфор и бор.
- Термическая диффузия — направленное перемещение частиц вещества в сторону убывания их концентрации: определяется градиентом концентрации. Часто применяется для введения легирующих примесей в полупроводниковые пластины (или выращенные на них эпитаксиальные слои) для получения противоположного, по сравнению с исходным материалом, типа проводимости либо элементов с более низким электрическим сопротивлением.
- Ионное легирование (применяемое при изготовлении полупроводниковых приборов с большой плотностью переходов, солнечных батарей и СВЧ-структур) определяется начальной кинетической энергией ионов в полупроводнике и выполняется в два этапа: полупроводниковую пластину на вакуумной установке внедряют ионы; производится отжиг при высокой температуре. В результате восстанавливается нарушенная структура полупроводника и ионы примеси занимают узлы кристаллической решётки.
- Получение омических контактов и создание пассивных элементов на пластине — с помощью фотолитографической обработки в слое оксида, покрывающем области сформированных структур, над предварительно созданными сильно легированными областями n+- или p+-типа, которые обеспечивают низкое переходное сопротивление контакта, вскрывают окна. Затем методом вакуумного напыления всю поверхность пластины покрывают слоем металла (металлизируют), излишек металла удаляют, оставив его только на местах контактных площадок и разводки. Полученные таким образом контакты, для улучшения адгезии материала контакта к поверхности и уменьшения переходного сопротивления, термически обрабатывают (операция вжигания). В случае напыления на материал оксида специальных сплавов получают пассивные тонкоплёночные элементы — резисторы, конденсаторы, индуктивности.
- Добавление дополнительных слоёв металла (в современных процессах — около 10 слоёв), между слоями располагают диэлектрик (англ. inter-metal dielectric, IMD) со сквозными отверстиями.
- Пассивация поверхности пластины. Перед контролем кристаллов необходимо очистить их внешнюю поверхность от различных загрязнений. Более удобной (в технологическом плане) является очистка пластин непосредственно после скрайбирования или резки диском, пока они ещё не разделены на кристаллы. Это целесообразно и потому, что крошки полупроводникового материала, образуемые при скрайбировании или надрезании пластин, потенциально являются причиной появления брака при разламывании их на кристаллы с образованием царапин при металлизации. Наиболее часто пластины очищают в деионизированной воде на установках гидромеханической (кистьевой) отмывки, а затем сушат на центрифуге, в термошкафу при температуре не более 60 °C или инфракрасным нагревом. На очищенной пластине определяются дефекты, вносимые операцией скрайбирования и разламывания пластин на кристаллы, а также при ранее проводившихся операциях — фотолитографии, окислении, напылении, измерении (сколы и микротрещины на рабочей поверхности, царапины и другие повреждения металлизации, остатки оксида на контактных площадках, различные остаточные загрязнения в виде фоторезиста, лака, маркировочной краски и т. п.).
- Тестирование неразрезанной пластины. Обычно это испытания зондовыми головками на установках автоматической разбраковки пластин. В момент касания зондами разбраковываемых структур измеряются электрические параметры. В процессе маркируются бракованные кристаллы, которые затем отбрасываются. Линейные размеры кристаллов обычно не контролируют, так как их высокая точность обеспечивается механической и электрохимической обработкой поверхности
- Разделение пластин на кристаллы — механически разделяет (разрезанием) пластину на отдельные кристаллы.
- Сборка кристалла и последующие операции монтажа кристалла в корпус и герметизация — присоединение к кристаллу выводов и последующая упаковка в корпус с последующей его герметизацией.
- Электрические измерения и испытания — проводятся с целью отбраковки изделий, имеющих несоответствующие технической документации параметры. Иногда специально выпускаются микросхемы с «открытым» верхним пределом параметров, допускающих впоследствии работу в нештатных для остальных микросхем режимах повышенной нагрузки (см., например, Разгон компьютеров).
- Выходной контроль, завершающий технологический цикл изготовления устройства, весьма важная и сложная задача (так, для проверки всех комбинаций схемы, состоящей из 20 элементов с 75 (совокупно) входами, при использовании устройства, работающего по принципу функционального контроля со скоростью 104 проверок в секунду, потребуется 1019 лет)
- Маркировка, нанесение защитного покрытия, упаковка — завершающие операции перед отгрузкой готового изделия конечному потребителю.
Технологии производства полупроводниковой продукции с субмикронными размерами элементов основаны на чрезвычайно широком круге сложных физико-химических процессов: получение тонких плёнок термическим и ионно-плазменным распылением в вакууме, механическая обработка пластин производится по 14-му классу чистоты с отклонением от плоскостности не более 1 мкм, широко применяется ультразвук и лазерное излучение, используются отжиг в кислороде и водороде, рабочие температуры при плавлении металлов достигают более 1500 °C, при этом диффузионные печи поддерживают температуру с точностью 0,5 °C, широко применяются опасные химические элементы и соединения (например, белый фосфор).
Всё это обусловливает особые требования к производственной гигиене, так называемую «электронную гигиену», ведь в рабочей зоне обработки полупроводниковых пластин или на операциях сборки кристалла не должно быть более пяти пылинок размером 0,5 мкм в 1 л воздуха. Поэтому в чистых комнатах на фабриках по производству подобных изделий все работники обязаны носить специальные комбинезоны[1]. В рекламных материалах Intel спецодежда работников получила название bunny suit («костюм кролика»)[2][3].
- Материалы
Сверхвысокочистый природный кварц является одни из важнейших компонентов, используемых при производстве полупроводников — он применяется при изготовлении тиглей, необходимых для очистки кремниевых пластин[4].
В процессе производства используется множество токсичных материалов, к ним относятся:
- ядовитые добавки, такие как мышьяк, сурьма и фосфор;
- ядовитые соединения, такие как арсин и фосфин при легировании ионной имплантацией, гексафторид вольфрама, используемые при CVD-осаждении вольфрама в межсоединениях транзисторов, и силаны, используемые для осаждения поликремния[5];
- высокореактивные жидкости, такие как перекись водорода, дымящая азотная кислота, серная кислота и плавиковая кислота, используемые при травлении и очистке.
Техпроцессы 1970—1980-х
Ранние техпроцессы, до стандартизации NTRS (National Technology Roadmap for Semiconductors) и ITRS, обозначались «xx мкм» (xx микрон), где xx сперва обозначало техническое разрешение литографического оборудования, затем стало обозначать длину затвора транзистора, полушаг линий металла (half pitch) и ширину линий металла. В 1970-х существовало несколько техпроцессов, в частности 20, 10, 8, 6, 4, 3, 2 мкм; в среднем, каждые три года происходило уменьшение шага с коэффициентом 0,7[6]
3 мкм
3 мкм — техпроцесс, соответствующий уровню технологии, достигнутому в 1975 году Zilog (Z80) и в 1979 году Intel (Intel 8086). Соответствует линейному разрешению литографического оборудования, примерно равному 3 мкм.
1,5 мкм
1,5 мкм — техпроцесс, соответствующий уровню технологии, достигнутому Intel в 1982 году. Соответствует линейному разрешению литографического оборудования, примерно равному 1,5 мкм.
0,8 мкм
0,8 мкм — техпроцесс, соответствующий уровню технологии, достигнутому в конце 1980-х — начале 1990-х годов компаниями Intel и IBM.
- Intel 80486 (1989 год)
- MicroSPARC I (1992 год)
- Первые Intel P5 Pentium на частотах 60 и 66 МГц (1993 год)
0,6 мкм / 0,5 мкм
Техпроцесс, достигнутый производственными мощностями компаниями Intel и IBM в 1994—1995 годах.
Техпроцессы 1990-х годов
Обозначения для техпроцессов, внедренных начиная с середины 1990-х годов, были стандартизованы NTRS и ITRS и стали называться «Technology Node» или «Cycle». Реальные размеры затворов транзисторов логических схем стали несколько меньше, чем обозначено в названии техпроцессов 350 нм — 45 нм благодаря внедрению технологий resist-pattern-thinning и resist ashing. С этих пор коммерческие названия техпроцессов перестали соответствовать длине затвора[6][7].
С переходом на следующий техпроцесс ITRS площадь, занимаемая стандартной ячейкой 1 бита памяти SRAM, в среднем уменьшалась вдвое. В период с 1995 по 2008 года такое удвоение плотности транзисторов происходило в среднем каждые 2 года[6].
350 нм
350 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1995—1997 годах ведущими компаниями — производителями микросхем, такими как Intel, IBM, и TSMC. Соответствует линейному разрешению литографического оборудования, примерно равному 0,35 мкм.
- AMD Am5x86 1995
- AMD K5 1996
- AMD K6 (Model 6) 1997
- Intel Pentium MMX (P55)
- Intel Pentium Pro
- Pentium II (Klamath)
- МЦСТ-R150 (2001, 150 МГц)
250 нм
250 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1998 году ведущими компаниями — производителями микросхем. Соответствует линейному разрешению литографического оборудования, примерно равному 0,25 мкм.
Используется до 6 слоёв металла, минимальное количество литографических масок — 22[источник не указан 3542 дня].
- AMD K6 (Model 7) 1998
- AMD K6-2 1998
- AMD K6-III 1999
- Pentium II (Deschutes)
- Pentium III (Katmai)
180 нм
180 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1999 году ведущими компаниями — производителями микросхем. Соответствует удвоению плотности размещения по отношению к предыдущему техпроцессу 0,25 мкм. Также впервые используются внутренние соединения на основе медных соединений (Copper-based chips) с меньшим сопротивлением, чем у ранее применявшегося алюминия.
Содержит до 6-7 слоёв металла. Минимальное количество литографических масок — около 22[источник не указан 3542 дня].
130 нм
130 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 2001 году ведущими компаниями — производителями микросхем. В соответствии с моделями ITRS[8], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 0,18 мкм.
- Intel Pentium III Tualatin — июнь 2001
- Intel Celeron Tualatin-256 — октябрь 2001
- Intel Pentium M Banias — март 2003
- Intel Pentium 4 Northwood — январь 2002
- Intel Celeron Northwood-128 — сентябрь 2002
- Intel Xeon Prestonia и Gallatin — февраль 2002
- AMD Athlon XP Thoroughbred, Thorton и Barton
- AMD Athlon MP Thoroughbred — август 2002
- AMD Athlon XP-M Thoroughbred, Barton и Dublin
- AMD Duron Applebred — август 2003
- AMD K7 Sempron Thoroughbred-B, Thorton и Barton — июль 2004
- AMD K8 Sempron Paris — июль 2004
- AMD Athlon 64 Clawhammer и Newcastle — сентябрь 2003
- AMD Opteron Sledgehammer — июнь 2003
- МЦСТ Эльбрус 2000 (1891BM4Я) — июль 2008
- МЦСТ-R500S (1891ВМ3) — 2008, 500 МГц
Техпроцессы менее 100 нм
Для обозначения более тонких техпроцессов разные технологические альянсы могут следовать различным рекомендациям (Foundry/IDM). В частности, TSMC использует обозначения 40 нм, 28 нм и 20 нм для техпроцессов, сходных по плотности с процессами Intel 45 нм, 32 нм и 22 нм соответственно[9].
90 нм
90 нм — техпроцесс, соответствующий уровню полупроводниковой технологии, которая была достигнута к 2002—2003 годам. В соответствии с моделями ITRS[8], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 0,13 мкм.
Технологический процесс с проектной нормой 90 нм часто используется с технологиями напряженного кремния, а также c новыми диэлектрическими материалами с низкой диэлектрической проницаемостью (low-k-диэлектрик).
- Intel Pentium 4 (Prescott)
- AMD Turion 64 X2 (мобильный)
- МЦСТ-R1000 (4 ядра, 1 ГГц)[10][11]
- Эльбрус-S (2010)
65 нм
65 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2004 году ведущими компаниями — производителями микросхем. В соответствии с моделями ITRS[8], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 90 нм.
- Intel Pentium 4 (Cedar Mill) — 2006-01-16
- Intel Pentium D 900-series — 2006-01-16
- Intel Celeron D (Cedar Mill cores) — 2006-05-28
- Intel Celeron M
- Intel Core — 2006-01-05
- Intel Core 2 — 2006-07-27
- Intel Core 2 Duo
- Intel Core 2 Quad
- Intel Xeon — 2006-03-14
- AMD Athlon 64 — 2007-02-20
- AMD Phenom X3, X4
- AMD Turion 64 X2 (мобильный)
- AMD Turion 64 X2 Ultra (мобильный)
- STI Cell — PlayStation 3 — 2007-11-17
- Microsoft Xbox 360 «Falcon» CPU — 2007-09
- Microsoft Xbox 360 «Opus» CPU — 2008
- Microsoft Xbox 360 «Jasper» CPU — 2008-10
- Microsoft Xbox 360 «Jasper» GPU — 2008-10
- Sun UltraSPARC T2 — 2007-10
- TI OMAP 3 (SoC) — 2008-02
- VIA Nano — 2008-05
- Loongson — 2009
- Эльбрус-4С — 2014
45 нм / 40 нм
45 нм и 40 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2006—2007 годам ведущими компаниями — производителями микросхем. В соответствии с моделями ITRS[8], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 65 нм.
Для микроэлектронной промышленности стал революционным, так как это был первый техпроцесс, использующий технологию high-k/metal gate[12][13] (HfSiON/TaN в технологии компании Intel), для замены физически себя исчерпавших SiO2/poly-Si
- Intel Core 2 Duo
- Intel Core 2 Quad
- AMD Phenom II X2, X3, X4, X6
- AMD Athlon II X2, X3, X4
- Fujitsu SPARC64 VIIIfx
- XCGPU (APU от GlobalFoundries, с 2010)
32 нм / 28 нм
32 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2009—2010 годам ведущими компаниями — производителями микросхем. В соответствии с моделями ITRS[8], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 45 нм.
Осенью 2009 компания Intel находилась на этапе перехода к этому новому техпроцессу[14][15][16][17][18]. С начала 2011 начали производиться процессоры по данному техпроцессу.
В третьем квартале 2010 года на новых мощностях расположенной на Тайване фабрики Fab 12 компании TSMC начался серийный выпуск продукции по технологии, получившей маркетинговое обозначение «28-нанометров»[19] (не является обозначением, рекомендуемым ITRS).
- Intel Sandy Bridge
- Intel Saltwell
- AMD Bulldozer
- AMD Piledriver[англ.] (второе поколение Bulldozer)
- APU от AMD: Llano и Trinity (второе поколение AMD APU)
- Многоядерные процессоры Snapdragon фирмы Qualcomm.
- Мобильные процессоры Apple A7, изготовляемые Samsung.
- AMD Steamroller[англ.] (третье поколение Bulldozer — 2014)[20][21]
- Baikal-T1 — 2015
- Эльбрус-8С (восьмиядерный процессор серверного класса с архитектурой «Эльбрус» — 2015)[22][23]
В мае 2011 по технологии 28 нм фирмой Altera была выпущена самая большая в мире микросхема, состоящая из 3,9 млрд транзисторов[24].
22 нм / 20 нм
22 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2009—2012 годам ведущими производителями микросхем. Соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 32 нм.
22-нм элементы формируются путём фотолитографии, в которой маска экспонируется светом с длиной волны 193 нм[25][26].
В 2008 году на ежегодной выставке высоких технологий International Electron Devices Meeting в Сан-Франциско технологический альянс компаний IBM, AMD и Toshiba продемонстрировал ячейку памяти SRAM, выполненную по 22-нм техпроцессу из транзисторов типа FinFET, которые, в свою очередь, выполняются по прогрессивной технологии high-k/metal gate (затворы транзистора изготавливаются не из кремния, а из гафния), площадью всего 0,128 мкм² (0,58×0,22 мкм)[27].
Также о разработке ячейки памяти типа SRAM площадью 0,1 мкм², созданной по техпроцессу 22 нм, объявили IBM и AMD[28].
Первые работоспособные тестовые образцы регулярных структур (SRAM) представлены публике компанией Intel в 2009 году[29]. 22-нм тестовые микросхемы представляют собой память SRAM и логические модули. SRAM-ячейки размером 0,108 и 0,092 мкм² функционируют в составе массивов по 364 млн бит. Ячейка площадью 0,108 мкм² оптимизирована для работы в низковольтной среде, а ячейка площадью 0,092 мкм² является самой миниатюрной из известных сегодня ячеек SRAM.
По такой технологии производятся (с начала 2012 года):
- Intel Ivy Bridge / Ivy Bridge-E
- Intel Haswell (последователь Ivy Bridge, со встроенным GPU).
- Intel Bay Trail[англ.]-M (мобильные Pentium и Celeron (Atom) на микроархитектуре Silvermont; сентябрь 2013)
16 нм / 14 нм
В другом языковом разделе есть более полная статья Multigate device (англ.). |
По состоянию на май 2014, компания Samsung продолжала разработки техпроцессов 14 нм LPE/LPP[30]; а выпускать процессоры для Apple планирует в 2015 году[31].
По состоянию на сентябрь 2014 TSMC продолжала разработку 16-нм техпроцесса на транзисторах с вертикально расположенным затвором (Fin Field Effect Transistor, FinFET) и планировала начать 16-нм производство в 1 квартале 2015 года[32].
Согласно экстенсивной стратегии фирмы Intel, уменьшение техпроцесса до 14 нм изначально ожидалось через год после представления чипа Haswell (2013); процессоры на новом техпроцессе будут использовать архитектуру с названием Broadwell. Для критических слоёв техпроцесса 14 нм Intel потребовалось применение масок с технологией Inverse Lithography (ILT) и SMO (Source Mask Optimization)[33].
- процессоры Celeron N3000, N3050, N3150 и Pentium N3700 (Braswell) — начало продаж — апрель 2015[34]
- Coffee Lake — десктопные процессоры от Intel (24 сентября 2017)
- AMD Ryzen — десктопные процессоры от AMD (2017)
- Мобильные процессоры Apple A10
Компания МЦСТ в 2021 году представила 16-нм процессор Эльбрус-16С.
В апреле 2018 года AMD представила процессоры Zen+ на улучшенном 14-нм техпроцессе, условно обозначенном как «12 нм»:
- Ryzen 5 2600 и 2600X
- Ryzen 7 2700 и 2700X
Техпроцессы с 2010-х годов по настоящее время
12 нм / 10 нм
Тайваньский производитель United Microelectronics Corporation (UMC) сообщил, что присоединится к технологическому альянсу IBM для участия в разработке 10-нм CMOS-техпроцесса[35].
В 2011 году публиковалась информация о планах Intel по внедрению 10-нм техпроцесса к 2018 году[36], в октябре 2017 Intel сообщил о планах начать производство до конца 2017 года[37], но в итоге, после выпуска крайне ограниченной партией 10-нм мобильного процессора Intel Core i3-8121U в 2018, массовое производство процессоров Intel по 10-нм техпроцессу началось только в 2019 году для мобильных устройств и в 2020 для десктопных.
Пробный выпуск продукции по нормам 10 нм намечался компанией TSMC на 2015 год, а серийный — на 2016[38].
В начале 2017 года выпуск 10 нм составлял около 1 % от продукции TSMC[39].
Samsung запустил 10-нм производство в 2017 году[40].
- Apple A11 Bionic — 64-битный шестиядерный процессор для iPhone 8 (2017).
- Cannon Lake — первое поколение нескольких моделей 10-нм мобильных процессоров Intel с отключенным графическим ядром[41].
- Ice Lake — второе поколение 10-нм процессоров Intel.
- Snapdragon 835.
- Snapdragon 845[42].
7 нм
В 2018 году на фабриках TSMC началось производство мобильных процессоров Apple A12[43], Kirin 980[44], а также Snapdragon 855[45]. Производство 7-нм процессоров на архитектуре x86 задерживается, первые образцы на данной архитектуре появляются не раньше 2019 года. Согласно интернет-изданию Russian Tom’s Hardware Guide, с помощью первого поколения 7-нм техпроцесса TSMC может разместить 66 миллионов транзисторов на квадратном миллиметре, в то же время с помощью 10-нм техпроцесса Intel может разместить на аналогичной площади 100 миллионов транзисторов[46]. Переход на второе поколение[прояснить] 7-нм техпроцесса у TSMC состоялся в 2019 году. Первым массовым продуктом, произведённым по этому техпроцессу, стал Apple A13.
Intel при 7-нм техпроцессе (ожидается в 2022 году)[47], согласно изданию Hardwareluxx, планирует разместить 242 млн транзисторов на квадратном миллиметре[48].
Китайская SMIC с 2021 года выпускает 7-нм чипы на своём старом оборудовании[49]
Продукты:
- Apple A12X (с 2018)
- Zen 2 (микроархитектура) от AMD
- серверные процессоры Epyc; ожидаются в 2019 году
- десктопные процессоры Matisse от AMD; в продаже с начала июля 2019 года
- графический ускоритель Vega от AMD[50]
- RDNA[англ.] (микроархитектура) от AMD
- Snapdragon 855
- Snapdragon 865
- Exynos 990
- HiSilicon Kirin 980
- новое поколение 8-ядерных APU Ryzen 4000 (кодовое имя Renoir) от AMD[51][52]
6 нм / 5 нм
16 апреля 2019 года компания TSMC анонсировала освоение технологического процесса 6 нм в рисковом производстве, что позволяет повысить плотность упаковки элементов микросхем на 18 %, данный техпроцесс является более дешёвой альтернативной техпроцессу 5 нм, он позволяет легко масштабировать топологии, разработанные для 7 нм[53].
В первой половине 2019 года TSMC начала рисковое производство чипов по 5-нм техпроцессу[54]; переход на эту технологию позволяет повысить плотность упаковки электронных компонентов на 80 % и повысить быстродействие на 15 %[55]. Согласно China Renaissance, техпроцесс TSMC N5 включает в себя 170 миллионов транзисторов на квадратный миллиметр[56].
Samsung в марте 2017 года презентовал дорожную карту по выпуску процессоров по 7- и 5-нм технологиям. В ходе презентации вице-президент Samsung по технологии Хо-Кью Кан отметил, что многие производители столкнулись с проблемой при разработке технологий меньше 10 нм. Однако Samsung справилась с задачей, ключом к которой стало использование полевого транзистора с «кольцевым» затвором (GAAFET[англ.]*). Эти транзисторы позволят компании продолжить уменьшать элементы до размера 7 и 5 нм. Для изготовления пластин компания применит технологию экстремальной ультрафиолетовой литографии (EUV)[57]. В 2020 году Samsung начал массовое производство 5-нм чипов[58]. Плотность техпроцесса Samsung 5LPE при этом составила 125—130 миллионов транзисторов на квадратный миллиметр[56].
Первым массовым продуктом, произведённым по 5-нм техпроцессу, стал Apple A14, представленный в сентябре 2020 года. В ноябре 2020 года был представлен процессор Apple M1, предназначенный для компьютеров линейки Macintosh.
4 нм
В конце 2021 г. состоялся анонс первого в мире 4-нанометрового процессора. Над ним работала компания MediaTek, и он был предназначен для смартфонов. Его производством занималась тайваньская TSMC. Массовое производство было запущено в 4 квартале 2021 года. Первые смартфоны на его основе появились в I квартале 2022 г[59][60].
В конце 2021 года TSMC также начала производство чипов по техпроцессу N4 (4-нм). Эта технология была призвана обеспечить дополнительные преимущества по производительности и энергопотреблению по сравнению с N5, но с теми же принципами и инфраструктурой проектирования и программами моделирования SPICE. Кроме того, N4 расширила возможности использования инструментов литографии в крайнем ультрафиолетовом диапазоне (EUV), что сократило количество маскирующих слоёв, этапов производства, а следовательно, рисков и затрат. На полную мощность производство вышло в 2022 году[61].
В сентябре 2022 года был представлен мобильный процессор Apple A16, выпущенный по 4 нанометрам.
Samsung начала массовое производство 4-нм чипов третьего поколения в первой половине 2023 года[62].
3 нм
Исследовательский центр ИМЕК (Бельгия) и компания Cadence Design Systems создали технологию и в начале 2018 года выпустили первые пробные образцы микропроцессоров по технологии 3 нм[63].
По данным TSMC, у которой 3-нанометровая топология появилась в конце 2020 году, переход на неё позволит нарастить производительность процессоров на 10— 15 % в сравнении с нынешними 5-нм чипами, а их энергопотребление снизится на 25—30 %[64]. Ожидается, что пластина с 3-нм чипами будет стоить на 25 % больше, чем пластина 5-нм чипов[65].
Samsung была намерена к 2021 году начать производство 3-нанометровой продукции с использованием транзисторов с окружающим затвором (технология GAAFET)[66][67].
30 июня 2022 года Samsung заявила, что начала массовое производство 3-нм процессоров, став первой компанией, достигшей этого[68][69], но речь идет о технологии первого поколения, которая применяется для выпуска относительно простых решений для ускорения майнинга. Структурно более сложные компоненты Samsung рассчитывает выпускать уже с использованием 3-нм технологии второго поколения, которая будет освоена к 2024 году (при этом, Samsung рассчитывает превзойти конкурентов типа TSMC и Intel, перейдя на использование технологии GAAFET)[70].
Intel в сотрудничестве с TSMC планировала в начале 2023 года выпустить свой первый 3-нанометровый процессор (у Intel есть проект дизайна как минимум двух 3-нанометровых чипов, один из них ориентирован на ноутбуки, а второй предназначен для использования в серверах). Также к переходу на 3-нм готовится и Apple с выходом новой модификации планшета iPad Pro[64].
12 сентября 2023 года Apple выпустила iPhone 15 Pro и iPhone 15 Pro Max на базе 3-нм мобильных процессоров Apple A17 Pro, содержащих 19 миллиардов транзисторов[71].
2 нм
В мае 2021 года IBM заявила о создании первого 2-нм чипа[72][73].
TSMC удалось успешно запустить тестовое производство 2-нм чипов. Тестовый выпуск стартовал летом 2024 года на заводе TSMC на севере Тайваня. По последнему отчету, выход продукции при производстве 2-нм чипов составляет 60%, что оказалось лучше, чем ожидалось на данной ранней стадии. Массовый выпуск 2-нм чипов стартует по плану в 2025 году[74]. По словам генерального директора TSMC, в рамках перехода на 2-нм технологию упор сделан на энергетическую эффективность: скорость переключения транзисторов, непосредственно влияющая на производительность компонента, вырастет на 10—15 % при неизменном энергопотреблении, либо можно будет добиться снижения энергопотребления на 20—30 % при том же уровне быстродействия; плотность размещения транзисторов по сравнению с техпроцессом N3E вырастет только на 20 % (что ниже типичного прироста)[75]. 2-нм техпроцесс TSMC 2-го поколения — N2P — добавит обратную подачу питания, эта технология будет доступна для массового производства в 2026 году.
Samsung ускоряет подготовку мощностей к запуску массового производства чипов по 2-нм техпроцессу. В конце 2024 года компания начала установку передового оборудования на заводе S3 в Хвасоне для создания производственной линии 2 нм. К первому кварталу 2025 года эта линия, как рассчитывает компания, сможет производить 7000 пластин согласно 2-нм техпроцессу в месяц[76].
Компания Intel, изначально планировавшая использовать техпроцесс 20A для адаптации к новшествам в компоновке транзисторов и подводу питания с оборотной стороны кремниевой пластины, не делает серьёзных ставок на него в серийном производстве. Компания решила не выводить на рынок техпроцесс 20A для концентрации ресурсов на внедрении более совершенного 18A[77].
1,6 нм / 1,4 нм
Компания Intel обнародовала свежие планы по освоению передовых техпроцессов. В том числе компания анонсировала 1,4-нм техпроцесс Intel 14A, который станет первой в мире технологией производства чипов с использованием литографии в сверхжёстком ультрафиолете с высокой числовой апертурой (High-NA EUV). Массовое производство намечено на 2027 год[78].
Компания TSMC намерена начать производство 1,6-нанометровых процессоров во второй половине 2026 года. TSMC представила свою новую технологию A16 на конференции в Санта-Кларе, Калифорния. Компания отметила, что первыми новейшие чипы получат разработчики решений искусственного интеллекта, а не производители смартфонов, как это обычно бывает[79].
TSMC к концу 2024 года получит передовое литографическое оборудование, выпущенное голландской компанией ASML и предназначенное для выпуска чипов по 1,4-нм техпроцессу. TSMC приобретает систему EUV-литографии High NA компании ASML стоимостью $350 млн. Передовая технология обещает почти в три раза увеличить количество транзисторов в чипах. Компания TSMC планирует использовать эту технологию в своем предстоящем 1,4-нм (A14) процессе, надеясь запустить его в массовое производство в 2027 году[80].
Samsung ко второму кварталу 2025 года рассчитывает построить производственную линию для 1,4-нм техпроцесса на предприятии S5 на втором заводе в Пхёнтхэке (Pyeongtaek Plant 2). Она сможет производить 2000–3000 пластин ежемесячно. Производство начнётся в 2027 году[81][82].
1 нм
Совместный центр исследований и разработок Samsung Electronics и ASML представит машины для литографии с высокой числовой апертурой не позднее 2027 года[83].
TSMC вскоре начнёт закладывать основы для техпроцесса 1 нм. Компания уже приступила к планированию строительства завода, способного выпускать продукцию по нормам 1 нм, в научном парке Цзяи — компания явно уверена, что продолжит развиваться в области полупроводников и сохранит доминирование на рынке производства чипов. Она направила властям города предложение о застройке участка площадью 100 га — он будет поделён 40/60 между заводами по производству упаковки и чипов по нормам 1 нм. TSMC, как сообщается, опередила всех других претендентов. Инвестиции компании в технологию 1 нм составляют более 1 трлн тайваньских долларов ($32 млрд). В декабре 2023 года TSMC представила дорожную карту, указывающую на намерение запустить производство чипов по нормам 1 нм к 2030 году. В сочетании с трёхмерной гетерогенной интеграцией она сможет выпускать процессоры с более чем 1 трлн транзисторов на чипе[84][85].
Компания Intel представила бизнес-единицу под названием Intel Foundry и новый техпроцесс Intel 14A — первый техпроцесс за пределами разрабатываемой сейчас группы. Также компания анонсировала ещё более тонкий техпроцесс — Intel 10A. Процессор Intel 10a будет первый CPU класса 1 нм. Компания собирается начать массовое производство продукции по нормам Intel 10A уже к концу 2027 года[86][87].
<1 нм
В 2021 году IBM и Samsung совместно объявили о прорыве в проектировании полупроводников с использованием новой архитектуры вертикального транзистора (VTFET), способную резко увеличить производительность и энергоэффективность будущих процессоров, а также вывести их за пределы 1 нм. По сравнению с современными чипами FinFET потребление энергии чипами VTFET ниже на 85%, а производительность выше вдвое[88][89].
Бельгийский исследовательский центр ИМЕК сотрудничает с мировыми лидерами в сфере производства чипов, а потому его руководство может представлять путь развития всей полупроводниковой отрасли на несколько лет вперёд. По его мнению, к 2037 году производители чипов смогут освоить техпроцесс A2, а тремя годами позже удастся преодолеть барьер в 0,1 нм. Если исходить из принятых TSMC обозначений, техпроцесс A2 соответствует литографическим нормам 2 ангстрема (0,2 нм). Таким образом, в 2040 году полупроводниковая отрасль может преодолеть барьер в 1 ангстрем (0,1 нм), если предсказания главы Imec Люка ван ден Хова (Luc Van den hove) оправдаются. Свои заявления он сделал на технологическом форуме в Тайване, работу которого широко освещали местные СМИ[90].
В нанолистовой технологии Forksheet (FSFET), применение которой ожидается начиная с техпроцесса 1 нм, в одной конструкции совмещают транзисторы разной полярности, за счёт чего их становится возможным расположить почти вплотную, всего лишь через небольшой слой диэлектрика. Такие пары разнополярных транзисторов (КМОП-сборки, комплементарные пары) используются в чипах почти везде, и слипание их вместе на 20% повышают общую плотность транзисторов. Переход на эту технологию должен обеспечить рост производительности на 10 % с сохранением потребления или сокращение потребления на 24 % без прироста производительности[91].
Начиная с техпроцесса 0,5 нм (5 ангстрем), комплементарные пары транзисторов предполагается располагать вертикально (CFET). Затем начиная с техпроцесса 0,2 нм (2 ангстрема) планируется уменьшение толщины каналов с целью уменьшения их длины за счет замены кремния двумерными материалами — атомарно-плоскими монослоями, такими как сульфиды или селениды вольфрама или молибдена[92][93].
См. также
- Полупроводниковая пластина
- Подложка
- Микротехнология
- Нанотехнология
- Международный план по развитию полупроводниковой технологии (ITRS) — набор плановых документов мировых лидеров полупроводниковой промышленности, для международного планирования производства, исследований и соответствия технологий и техпроцессов в рамках индустрии.
- Тик-так (стратегия)
- Список микроэлектронных производств
- en:List of semiconductor scale examples
Примечания
Литература
Ссылки
Wikiwand in your browser!
Seamless Wikipedia browsing. On steroids.
Every time you click a link to Wikipedia, Wiktionary or Wikiquote in your browser's search results, it will show the modern Wikiwand interface.
Wikiwand extension is a five stars, simple, with minimum permission required to keep your browsing private, safe and transparent.