NMOSロジック
ウィキペディア フリーな encyclopedia
NMOSロジック(N-type metal–oxide–semiconductor logic)は、論理回路とその他のデジタル回路を実装するためにn型MOSFET(金属-酸化物-半導体電界効果トランジスタ)を使用する[4]。 これらのn型MOSFETは、ソース端子とドレイン端子の間にあるp型半導体のボディの中に反転層を作ることによって動作する[5]。 n型チャネルと呼ばれるこの反転層は、n型半導体のソース端子とドレイン端子の間に電子を通すことができる。 n型チャネルは、ゲートと呼ばれる第三の端子に電圧を印加することによって作られる。 他のMOSFETと同様にn型MOSFETは、3つの動作領域を持つ。つまり、遮断領域(cut-off / subthreshold)、線形領域(linear / triode)、そして飽和領域(saturation / active)である[6][7]。
長年の間、NMOS回路は、かなり速度の遅いp型MOSFETを使う必要があったPMOS回路やCMOS回路と比較して遥かに高速だった[8]。 後にディプリーション負荷NMOSロジックが開発されて、NMOSの速度と消費電力はさらに改善された[9]。 CMOSよりもNMOSの方が容易に製造できた。CMOSは、p型サブストレート上に作った特殊なn型ウェル[注釈 1]の中にp型MOSFETを実装する必要があるからである[10]。
NMOSの主な欠点は、出力が定常状態(NMOSの場合Low)のときですら論理回路を通して直流が流れることであった[11]。当時の他のロジック・ファミリのほとんどが同じ問題を抱えていた。 このことは、静的な電力散逸を意味している。すなわち、回路がスイッチングしていないときですら電力が流出し、大きな電力消費が発生する[11]。
付け加えると、Diode-transistor logic、Transistor-transistor logic、エミッタ結合論理などと同様にNMOS回路とPMOS回路は、非対称入力ロジックレベルが原因でCMOSよりもノイズに弱かった[12]。