![cover image](https://wikiwandv2-19431.kxcdn.com/_next/image?url=https://upload.wikimedia.org/wikipedia/commons/thumb/8/83/Vhdl_signed_adder_source.svg/languk-640px-Vhdl_signed_adder_source.svg.png&w=640&q=50)
VHDL
З Вікіпедії, безкоштовно encyclopedia
VHDL (англ. VHSIC (Very high speed integrated circuits) Hardware Description Language) — мова опису апаратури інтегральних схем. Мова проектування VHDL є базовою мовою при розробці апаратури сучасних обчислювальних систем.
Коротка інформація Парадигма, Дата появи ...
VHDL | |
---|---|
![]() | |
Парадигма | паралельна |
Дата появи | 1983 |
Останній реліз | IEEE 1076-2019[1] |
Система типізації | сильна |
Під впливом від | Ada, Verilog |
Звичайні розширення файлів | .VHD |
Вебсайт | vhdl.org |
Закрити
Мова VHDL створена як засіб опису цифрових систем, однак існує підмножина мови — VHDL AMS (аналогових та змішаних сигналів), що дозволяє описувати як чисто аналогові, так і змішані, цифро-аналогові схеми.