Xputer

Das datenstrombasierte Xputer-Maschinen-Paradigma ist das Gegenstück zum befehlsstromgetriebenen Von-Neumann-Maschinen-Paradigma. Ein Von-Neumann-Computer hat einen Befehlszähler. Ein Xputer hat jedoch stattdessen einen oder mehrere Datenzähler. Das Xputer-Paradigma, gelegentlich auch „Anti-Maschine“ genannt, wurde abgeleitet aus einer Verallgemeinerung des Systolischen Arrays und dessen Definition des Begriffes „Datenstrom“ (data stream): dem „supersystolischen Array“ (manchmal auch „Kress/Kung-Maschine“ genannt). Die Dualität aus (Von-Neumann-)„Computer“ und (Nicht-von-Neumann-)Xputer erklärt den Paradigmenwechsel von klassischem „Computing“ zu Reconfigurable Computing. Erste Xputer-Architekturen wurden in den 1980er Jahren entwickelt und implementiert durch das Xputer Lab der Universität Kaiserslautern, wobei durch Migration von Software zu Configware (Computer-zu-Xputer-Migration) einiger Anwendungen Speed-up-Faktoren um bis zu 15.000 erreicht wurden. Da FPGAs zu jener Zeit nur sehr klein waren, wurde ein elektronisch programmierbares PLA, genannt DPLA, für Xputer-Architekturen verwendet. Das DPLA wurde in Kaiserslautern als integrierte Schaltung entwickelt und im Rahmen des E.I.S.-Projektes gefertigt.

Der Terminus "Xputer" (ein Nicht-Von-Neumann-Computer) sollte nicht verwechselt werden mit dem "Transputer" (der ein Von-Neumann-Computer ist).

Weblinks

Diese Links sind online nicht mehr existent, aber über das "Archiv" noch verfügbar:

• Xputer --> https://web.archive.org/web/20200219145917/http://www.weblearn.hs-bremen.de/risse/RST/ws99/Xputers/xputer.htm
• The History of Xputers --> https://web.archive.org/web/20210923183408/http://xputers.informatik.uni-kl.de/xputer/history.html
• Speed-ups by Computer to Xputer migration --> https://web.archive.org/web/20210621142310/http://xputers.informatik.uni-kl.de/faq-pages/fqa.html

Programmierbare Logik

Konzepte	ASIC • SoC • FPGA (CLB) • CPLD • EPLD • PLA • PAL • GAL • PSoC • Reconfigurable Computing (Xputer) • Soft microprocessor • Circuit underutilization • High-level synthesis • Hardwarebeschleunigung
Programmiertechnik	Masken-programmiert • Antifuse • EPROM • E²PROM • Flash • SRAM
Programmiersprachen	Verilog (A, AMS) • VHDL (AMS, VITAL) • SystemVerilog (DPI) • SystemC • AHDL • Handel-C • PSL • UPF • PALASM • ABEL • CUPL • OpenVera • C to HDL • Flow to HDL • MyHDL • JHDL • ELLA
Hersteller	Accellera • Achronix • Altera (Intel) • AMD (Xilinx) • Aldec • Bitmain • Cadence • Duolog • Forte • Infineon (Cypress) • Lattice • Mentor Graphics • Microchip Technology • Signetics • Synopsys (Magma, Virage Logic) • Texas Instruments • Tabula •
Produkte	Hardware Stratix • Agilex • Cyclone • Arria • Max • Kintex • Zynq • Virtex • iCE Software Intel Quartus Prime • Xilinx ISE • Xilinx Vivado • ModelSim • VTR IP Proprietär ARC • ARM Cortex-M • PowerPC • LEON • LatticeMico8 • MicroBlaze • PicoBlaze • Nios • Nios II Open-Source JOP • LatticeMico32 • OpenCores • OpenRISC • RISC-V • Zet