Volladdierer

Ein Volladdierer (englisch full adder) ist ein Schaltnetz, das üblicherweise als digitale Schaltung realisiert wird. Es besteht aus drei Eingängen (${\displaystyle x}$, ${\displaystyle y}$ und ${\displaystyle c_{\mathrm {in} }}$) und zwei Ausgängen (${\displaystyle s}$ und ${\displaystyle c_{\mathrm {out} }}$). Mit einem Volladdierer kann man drei einstellige Binärzahlen addieren. Dabei liefert der Ausgang ${\displaystyle s}$ (engl. sum – Summe) die niederwertige Stelle des Ergebnisses, der Ausgang ${\displaystyle c_{\mathrm {out} }}$ (engl. carry (output) – Übertrag (Ausgang)) die höherwertige. Die Bezeichner ${\displaystyle c_{\mathrm {in} }}$ und ${\displaystyle c_{\mathrm {out} }}$ legen hierbei eine Möglichkeit zur Übertragsbehandlung in Addiernetzen nahe.

Schalt­symbol eines Voll­addierers

Schaltsymbol eines Volladdierers nach DIN 40900

Beispiel eines invertierenden Volladierers in CMOS mittels AND-OR-Invert-Logik^[1]

Eingänge und Ausgänge

Die folgende Wahrheitstabelle zeigt die Eingangswerte und Ausgangswerte eines Volladdierers:

${\displaystyle x}$	${\displaystyle y}$	${\displaystyle c_{\mathrm {in} }}$	${\displaystyle c_{\mathrm {out} }}$	${\displaystyle s}$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Realisierungen

Daraus ergeben sich folgende Gleichungen, indem man zunächst die disjunktive Normalform aus den Wahrheitswerten der Tabelle bildet und dann vereinfacht:

${\displaystyle {\begin{aligned}c_{\mathrm {out} }&=\left({\overline {x}}\wedge y\wedge c_{\mathrm {in} }\right)\vee \left(x\wedge {\overline {y}}\wedge c_{\mathrm {in} }\right)\vee \left(x\wedge y\wedge {\overline {c_{\mathrm {in} }}}\right)\vee \left(x\wedge y\wedge c_{\mathrm {in} }\right)\\&=(c_{\mathrm {in} }\wedge (x\oplus y))\vee \left(x\wedge y\right)\end{aligned}}}$

und

${\displaystyle s=x\oplus y\oplus c_{\mathrm {in} }}$

Die linke Abbildung zeigt den Aufbau eines Volladdierers mittels Halbaddierern und einem Oder-Gatter.

Aufbau eines Volladdierers mittels zweier Halbaddierer und eines Oder-Gatters nach DIN 40900

Aufbau eines Volladdierers mit 2 Und-Gattern, 2 XOR-Gattern und 1 Oder-Gatter nach DIN 40900

Die rechte Abbildung zeigt ebenfalls den Aufbau eines Volladdierers, wobei die Halbaddierer jeweils in ein Und-Gatter und ein Exklusiv-Oder-Gatter aufgetrennt wurden. Hierbei ist zu beachten, dass in beiden Abbildungen die Summenausgänge ${\displaystyle s}$ jeweils unten und die Übertragsausgänge der Halbaddierer ${\displaystyle c_{\mathrm {out} }}$ jeweils oben dargestellt sind. Ein Halbaddierer kann auch aus 2 Invertern, 3 Und-Gattern und 1 Oder-Gatter aufgebaut werden. Für einen Volladdierer bräuchte man dann 4 Inverter, 6 Und-Gatter und 3 Oder-Gatter.

Optimiert man den Ausdruck für den Volladdierer weiter, ohne den Carry-Pfad zu verlangsamen, ergeben sich weitere Vereinfachungen:

Volladdierer mit 4 Und-Gattern, 4 Oder-Gattern und 1 Inverter.

Volladdierer mit 9 NAND-Gattern

Volladdierer mit 9 NOR-Gattern

${\displaystyle {\begin{aligned}I&=x\wedge y\\J&=x\vee y\\c_{\text{out}}&=I\vee (x\wedge c_{\text{in}})\vee (y\wedge c_{\text{in}})\\c_{\text{out}}&=I\vee ((x\vee y)\wedge c_{\text{in}})\\c_{\text{out}}&=I\vee (J\wedge c_{\text{in}})\\s&=(x\wedge {\overline {c_{\text{out}}}})\vee (y\wedge {\overline {c_{\text{out}}}})\vee (c_{in}\wedge {\overline {c_{\text{out}}}})\vee (I\wedge c_{\text{in}})\\s&=((J\vee c_{\text{in}})\wedge {\overline {c_{\text{out}}}})\vee (I\wedge c_{\text{in}})\end{aligned}}}$

Auf diese Weise kann ein Volladdierer mit 4 Und-Gattern, 4 Oder-Gattern und 1 Inverter realisiert werden.

Stattdessen kann ein Volladdierer auch aus 9 NAND-Gattern oder 9 NOR-Gattern aufgebaut werden.^[2][3]

Ein zweistufiger und damit schnellerer Volladdierer kann durch Optimierung direkt aus der Wertetafel, zum Beispiel nach dem KV-Verfahren, konstruiert werden.

Der Volladdierer wird zum Aufbau von Addierwerken und Multiplizierern verwendet, oft mit einem Halbaddierer am Anfang der Übertragkette.

Bei der Invertierung aller Eingänge eines Volladdierers invertieren sich alle Ausgänge, dies kann zur Laufzeitoptimierung von Addierwerken verwendet werden, indem auf die Invertierung von ${\displaystyle c_{\text{out}}}$ verzichtet wird.^[1]

Siehe auch

• Halbaddierer
• Addierwerk
• Paralleladdierer mit Übertragsvorausberechnung
• Multiplizierer (Digitaltechnik)

Literatur

• Ulrich Tietze, Christoph Schenk: Halbleiter-Schaltungstechnik. 12. Auflage. Springer, 2002, ISBN 3-540-42849-6.

Einzelnachweise

1. P. Fischer: Einfache Schaltungsblöcke. Universität Heidelberg, abgerufen am 5. September 2021.
2. Electronicshub.org: Half Adder and Full Adder Circuits
3. GeeksforGeeks: Full Adder in Digital Logic