載入-儲存架構

載入-儲存架構（load–store architecture）是計算機工程中一種指令集架構，將指令分為二類：一類是電腦記憶體存取（在記憶體及寄存器中讀取或寫入資料），另一類是算術邏輯單元處理，只處理寄存器中的資料，結果也存入寄存器^[1]:9-12。

精簡指令集計算機（RISC）指令架構（例如PowerPC、SPARC、RISC-V、ARM架構和MIPS架構）都是載入-儲存架構^[1]:9–12。

以加法指令（Add）為例，載入-儲存架構中的加法資料來源及目標都一定是寄存器，這和暫存器記憶體架構（英語：Register memory architecture）不同。例如X86用的複雜指令集，加法指令的二個來源中，有一個可以是記憶體，只有一個一定要是寄存器^[1]:9–12。

最早期使用載入-儲存架構的處理器是CDC 6600^[1]:54–56。幾乎所有向量處理器（包括許多圖形處理器^{[2][需要較佳來源]}）也是使用載入-儲存架構^[3]。

相關條目

• 載入-儲存單元（英語：Load–store unit）
• 暫存器記憶體架構（英語：Register memory architecture）

參考資料

1. Michael J. Flynn. Computer architecture: pipelined and parallel processor design. 1995. ISBN 0867202041.
2. AMD GCN reference (PDF). [2020-11-03]. （原始內容存檔 (PDF)於2021-04-27）.
3. Harvey G. Cragon. Memory systems and pipelined processors. 1996: 512–513. ISBN 0867204745.