移动DDR(英文:Mobile DDR)(也称MDDR、Low Power DDR或LPDDR)是DDR SDRAM的一种,专门用于移动式电子产品,例如智能电话等。
![]() | 此条目可参照英语维基百科相应条目来扩充。 (2020年8月7日) |
![]() |
![](http://upload.wikimedia.org/wikipedia/commons/thumb/f/f6/Tolino_shine_-_controller_board_-_Samsung_K4X2G323PD-8GD8-1997.jpg/640px-Tolino_shine_-_controller_board_-_Samsung_K4X2G323PD-8GD8-1997.jpg)
DDR内存从DDR、DDR2、DDR3发展到DDR4,频率不断升高、电压不断降低,但反应时间不断变大。如今的DDR4内存最重要的使命是提高频率和带宽。DDR4内存的每个针脚可提供2Gbps(256MB/s)的带宽,拥有4266MT/s的频率,内存容量最大可达128GB,运行电压正常可降至1.1V~1.2V。
相对于DDR内存,MDDR具有低功耗、高可靠性的特点,目前韩国三星电子与美光科技(Micron Technology)等公司已掌握该项技术。
MDDR的运行电压(工作电压)低于DDR的标准电压,从第一代LPDDR到如今的LPDDR4,每一代LPDDR都使内部读取速度和外部传输速度加倍。如今的LPDDR4可提供32Gbps的带宽,输入/输出接口数据传输速度最高可达3200Mbps,电压降到了1.1V。
LPDDR2
一个新的JEDEC标准JESD209-2F (页面存档备份,存于互联网档案馆)定义了low-power DDR介面标准。它与DDR1或DDR2 SDRAM并不兼容,但类似:
- LPDDR2-S2: 2n prefetch memory (像 DDR1),
- LPDDR2-S4: 4n prefetch memory (像 DDR2),或是
- LPDDR2-N: 非易失性(NAND)内存。
低功耗状态基本相似,LPDDR,一些额外的部分阵列更新选项。
CK | CA0 (RAS) |
CA1 (CAS) |
CA2 (WE) |
CA3 | CA4 | CA5 | CA6 | CA7 | CA8 | CA9 | 操作 |
---|---|---|---|---|---|---|---|---|---|---|---|
↑ | H | H | H | — | NOP | ||||||
↓ | — | ||||||||||
↑ | H | H | L | H | H | — | 预先充电所有的 banks | ||||
↓ | — | ||||||||||
↑ | H | H | L | H | L | — | BA2 | BA1 | BA0 | 预先充电一个 bank | |
↓ | — | ||||||||||
↑ | H | H | L | H | A30 | A31 | A32 | BA2 | BA1 | BA0 | Preactive (LPDDR2-N only) |
↓ | A20 | A21 | A22 | A23 | A24 | A25 | A26 | A27 | A28 | A29 | |
↑ | H | H | L | L | — | 突发中止 | |||||
↓ | — | ||||||||||
↑ | H | L | H | reserved | C1 | C2 | BA2 | BA1 | BA0 | 读 (AP=auto-precharge) | |
↓ | AP | C3 | C4 | C5 | C6 | C7 | C8 | C9 | C10 | C11 | |
↑ | H | L | L | reserved | C1 | C2 | BA2 | BA1 | BA0 | 写 (AP=auto-precharge) | |
↓ | AP | C3 | C4 | C5 | C6 | C7 | C8 | C9 | C10 | C11 | |
↑ | L | H | R8 | R9 | R10 | R11 | R12 | BA2 | BA1 | BA0 | 激活 (R0–14=Row address) |
↓ | R0 | R1 | R2 | R3 | R4 | R5 | R6 | R7 | R13 | R14 | |
↑ | L | H | A15 | A16 | A17 | A18 | A19 | BA2 | BA1 | BA0 | 激活 (LPDDR2-N only) |
↓ | A5 | A6 | A7 | A8 | A9 | A10 | A11 | A12 | A13 | A14 | |
↑ | L | L | H | H | — | 更新所有的 banks (LPDDR2-Sx only) | |||||
↓ | — | ||||||||||
↑ | L | L | H | L | — | 更新一个 bank (Round-robin addressing) | |||||
↓ | — | ||||||||||
↑ | L | L | L | H | MA0 | MA1 | MA2 | MA3 | MA4 | MA5 | Mode register read (MA0–7=Address) |
↓ | MA6 | MA7 | — | ||||||||
↑ | L | L | L | L | MA0 | MA1 | MA2 | MA3 | MA4 | MA5 | Mode register write (OP0–7=Data) |
↓ | MA6 | MA7 | OP0 | OP1 | OP2 | OP3 | OP4 | OP5 | OP6 | OP7 |
列位址(Column address)C0 bit从未转让,并假定为零。 突发传输(Burst transfers)从而始终在偶数地址开始。
LPDDR2也有一个低电平有效的chip select(高时,一切都是NOP)和时钟(clock)开启CKE信号,操作像SDRAM。
- 如果晶片被激活(active),它冻结(freeze)到位。
- 如果该命令是一个NOP(CS低或CA0 - 2 = HHH),晶片空闲。
- 如果该命令是一个更新命令(CA0 - 2 = LLH),晶片进入自更新状态。
- 如果该命令是一个突发终止(CA0 - 2 = HHL),晶片进入深断电状态。 (完全复位序列时,需要离开。)
LPDDR3
2012年5月,JEDEC固态技术协会公布JESD209-3低功耗记忆装置标准。比起LPDDR2,LPDDR3提供更高的数据传输速率、更高的频宽与功率效率。LPDDR3可达到1600 MT/s的数据传输速率,并利用关键的新技术write-leveling、command/address training、选择性ODT(On Die Termination)与低I/O电容。LPDDR3支援PoP封装(package-on-package)与离散封装两种形式。
LPDDR4
2013年3月14日,JEDEC固态技术协会举办会议,探讨未来移动装置的新标准,如LPDDR4。
三星电子提出最新的LPDDR4标准,与LPDDR4相同,只是透过将I / O电压降低到0.6 V而不是1.1 V来节省额外的功耗,也就是更省电。
LPDDR5
2017年,JEDEC固态技术协会正在研究LP-DDR5记忆装置标准。尽管负责制定记忆体标准的JEDEC固态技术协会尚未发表LPDDR5的正式规格,但三星已经完成8Gbit LPDDR5模组原型的功能测试与验证。
JEDEC于2019年2月19日发布了JESD209-5,低功耗双倍数据速率5(LPDDR5)标准。
2021年7月28日,JEDEC发布了JESD209-5B,低功耗双倍数据速率5 (LPDDR5)。JESD209-5B包括对LPDDR5标准的更新,专注于提高性能、功耗和灵活性,以及新的LPDDR5X标准,这是对LPDDR5的可选扩展。
2021年11月9日,三星宣布公司已开发出业界首款LPDDR5x DRAM。基于14纳米的16GB LPDDR5X DRAM解决方案,不仅具有1.3倍以上的数据传输速率、功耗还降低了将近20%[2]。
2021年11月22日, 美光科技宣布,联发科技已率先验证美光LPDDR5X DRAM,并将用于其为智能手机打造的全新天玑9000 5G旗舰晶片组。[3]
注释
外部链接
Wikiwand in your browser!
Seamless Wikipedia browsing. On steroids.
Every time you click a link to Wikipedia, Wiktionary or Wikiquote in your browser's search results, it will show the modern Wikiwand interface.
Wikiwand extension is a five stars, simple, with minimum permission required to keep your browsing private, safe and transparent.