金属氧化物半导体场效电晶体

金属氧化物半导体场效电晶体（简称：金氧半场效电晶体；英语：Metal-Oxide-Semiconductor Field-Effect Transistor，缩写：MOSFET），是一种可以广泛使用在模拟电路与数字电路的场效电晶体。金属氧化物半导体场效电晶体依照其通道极性的不同，可分为电子占多数的N通道型与空穴占多数的P通道型，通常被称为N型金氧半场效电晶体（NMOSFET）与P型金氧半场效电晶体（PMOSFET）。

显微镜下的金氧半场效电晶体测试用元件。图中有两个闸极的接垫（pads）以及三组源极与汲极的接垫。

以金氧半场效电晶体（MOSFET）的命名来看，事实上会让人得到错误的印象。因为MOSFET跟英文单字“metal（金属）”的第一个字母M，在当下大部分同类的元件里是不存在的。早期金氧半场效电晶体闸极使用金属作为材料，但由于多晶矽在制造工艺中更耐高温等特点，许多金氧半场效电晶体闸极采用后者而非前者金属。然而，随著半导体特征尺寸的不断缩小，金属作为闸极材料最近又再次得到了研究人员的注意。

金氧半场效电晶体在概念上属于绝缘闸极场效电晶体（Insulated-Gate Field Effect Transistor, IGFET）。而绝缘闸极场效电晶体的闸极绝缘层，有可能是其他物质，而非金氧半场效电晶体使用的氧化层。有些人在提到拥有多晶矽闸极的场效电晶体元件时比较喜欢用IGFET，但是这些IGFET多半指的是金氧半场效电晶体。

金氧半场效电晶体里的氧化层位于其通道上方，依照其操作电压的不同，这层氧化物的厚度仅有数十至数百埃（Å）不等，通常材料是二氧化硅（SiO₂），不过有些新的进阶制程已经可以使用如氮氧化硅（英语：Silicon oxynitride）（silicon oxynitride, SiON）做为氧化层之用。

今日半导体元件的材料通常以矽为首选，但是也有些半导体公司发展出使用其他半导体材料的制程，当中最著名的例如国际商业机器股份有限公司使用硅与锗的混合物所发展的矽锗制程（SiGe process）。而可惜的是很多拥有良好电性的半导体材料，如砷化镓（GaAs），因为无法在表面长出品质够好的氧化层，所以无法用来制造金氧半场效电晶体元件。

当一个够大的电位差施于金氧半场效电晶体的闸极与源极之间时，电场会在氧化层下方的半导体表面形成感应电荷，而这时就会形成反转通道（inversion channel）。通道的极性与其汲极（drain）与源极相同，假设汲极和源极是n型，那么通道也会是n型。通道形成后，金氧半场效电晶体即可让电流通过，而依据施于闸极的电压值不同，可由金氧半场效电晶体的通道流过的电流大小亦会受其控制而改变。

电路符号

常用于金氧半场效电晶体的电路符号有多种形式，最常见的设计是以一条垂直线代表通道（Channel），两条和通道平行的接线代表源极（Source）与汲极（Drain），左方和通道垂直的接线代表闸极（Gate），如下图所示。有时也会将代表通道的直线以虚线代替，以区分增强型（enhancement mode，又称增强式）金氧半场效电晶体或是耗尽型（depletion mode，又称空乏式）金氧半场效电晶体。

由于集成电路晶片上的金氧半场效电晶体为四端元件，所以除了源极（S）、汲极（D）、闸极（G）外，尚有一基极（Bulk或是Body）。金氧半场效电晶体电路符号中，从通道往右延伸的箭号方向则可表示此元件为n型或是p型的金氧半场效电晶体。箭头方向永远从P端指向N端，所以箭头从通道指向基极端的为p型的金氧半场效电晶体，或简称PMOS（代表此元件的通道为p型）；反之则代表基极为p型，而通道为n型，此元件为n型的金氧半场效电晶体，简称NMOS。在一般分散式金氧半场效电晶体元件中，通常把基极和源极接在一起，故分散式金氧半场效电晶体通常为三端元件。而在积体电路中的金氧半场效电晶体通常因为使用同一个基极（common bulk），所以不标示出基极的极性，而在PMOS的闸极端多加一个圆圈以示区别。

几种常见的MOSFET电路符号，加上接面场效电晶体一起比较：

					P沟道
					N沟道
JFET	增强型MOSFET	增强型MOSFET（省略基极）		空乏型MOSFET

上图中的金氧半场效电晶体符号中，基极端和源极端均接在一起，一般分立元件的MOSFET几乎均如此，但在积体电路中的金氧半场效电晶体则并不一定是这样连接。通常一颗积体电路晶片中相同通道的金氧半场效电晶体都共享同一个基极，故某些情况下的金氧半场效电晶体可能会使得源极和基极并非直接连在一起，例如串叠式电流源（cascode current source）电路中的部份NMOS就是如此。基极与源极没有直接相连的金氧半场效电晶体会出现基板效应（body effect）而部份改变其操作特性，将在后面的章节中详述。

金氧半场效电晶体的操作原理

金氧半场效电晶体的核心

多晶矽—氧化层—半导体结构

场效应管在不同栅极厚度下的C-V特性曲线。左侧为积累，中间为耗尽，右侧为反型（反转）

金氧半场效电晶体在结构上以一个金属—氧化物层—半导体的电容为核心（现在的金氧半场效电晶体多半以多晶矽取代金属作为其闸极材料），氧化层的材料多半是二氧化矽，其下是作为基极的矽，而其上则是作为闸极的多晶矽。这样的结构正好等于一个电容器，氧化层为电容器中介电质，而电容值由氧化层的厚度与二氧化矽的介电系数来决定。闸极多晶矽与基极的矽则成为MOS电容的两个端点。

当一个电压施加在MOS电容的两端时，半导体的电荷分布也会跟著改变。

累积

考虑一个p型的半导体（电洞浓度为N_A）形成的MOS电容，当给电容器加负电压时，电荷增加（如C-V曲线左侧所示）。

耗尽

相反，当一个正的电压V_GD施加在闸极与基极端（如图）时，电洞的浓度会减少（称为耗尽，如C-V曲线中间所示），电子的浓度会增加。

反型

当V_GS够强时，接近闸极端的电子浓度会超过电洞。这个在p-type半导体中，电子浓度（带负电荷）超过电洞（带正电荷）浓度的区域，便是所谓的反转层（inversion layer），如C-V曲线右侧所示。

MOS电容的特性决定了金氧半场效电晶体的操作特性，但是一个完整的金氧半场效电晶体结构还需要一个提供多数载子（majority carrier）的源极以及接受这些多数载子的汲极。

金氧半场效电晶体的结构

一个NMOS电晶体的立体截面图

左图是一个n-type金氧半场效电晶体（以下简称NMOS）的截面图。如前所述，金氧半场效电晶体的核心是位于中央的MOS电容，而左右两侧则是它的源极与汲极。源极与汲极的特性必须同为n-type（即NMOS）或是同为p-type（即PMOS）。左图NMOS的源极与汲极上标示的“N+”代表著两个意义：（1）N代表掺杂（doped）在源极与汲极区域的杂质极性为N；（2）“+”代表这个区域为高掺杂浓度区域（heavily doped region），也就是此区的电子浓度远高于其他区域。在源极与汲极之间被一个极性相反的区域隔开，也就是所谓的基极（或称基体）区域。如果是NMOS，那么其基体区的掺杂就是p-type。反之对PMOS而言，基体应该是n-type，而源极与汲极则为p-type（而且是重掺杂的P+）。基体的掺杂浓度不需要如源极或汲极那么高，故在左图中没有“+”，作为通道用。

对这个NMOS而言，真正用来作为通道、让载子通过的只有MOS电容正下方半导体的表面区域。当一个正电压施加在闸极上，带负电的电子就会被吸引至表面，形成通道，让n-type半导体的多数载子—电子可以从源极流向汲极。如果这个电压被移除，或是放上一个负电压，那么通道就无法形成，载子也无法在源极与汲极之间流动，也就是可以透过闸极的电压控制通道的开关。

假设操作的对象换成PMOS，那么源极与汲极为p-type、基体则是n-type。在PMOS的闸极上施加负电压，则半导体上的空穴会被吸引到表面形成通道，半导体的多数载子—空穴则可以从源极流向汲极。假设这个负电压被移除，或是加上正电压，那么通道无法形成，一样无法让载子在源极和汲极间流动。

特别要说明的是，源极在金氧半场效电晶体里的意思是“提供多数载子的来源”。对NMOS而言，多数载子是电子；对PMOS而言，多数载子是空穴。相对的，汲极就是接受多数载子的端点。

金氧半场效电晶体的操作模式

Ohmic contact to body to ensure no body bias; top left:subthreshold, top right:Ohmic mode, bottom left:Active mode at onset of pinch-off, bottom right: Active mode well into pinch-off – channel length modulation evident

左图为${\displaystyle I_{DS}-V_{GS}}$计算机仿真曲线。临界电压在0.45V左右。右图展现的纳米线MOSFET中反型沟道的形成（电子密度的变化）。

依照在金氧半场效电晶体的闸极、源极，与汲极等三个端点施加的偏置（bias）不同，金氧半场效电晶体将有下列三种操作模式。下面将以一种简化代数模型来讨论。^[1]现代MOS管的特性比这里展示的代数模型更加复杂。^[2]

对于增强型N沟道MOS管来说，这3种工作模式分别为：

截止区（次临界区或弱反转区）（cutoff, subthreshold or weak-inversion mode）

当 |V_GS| < |V_th| 时：

|V_GS| 代表闸极到源极的偏压差，|V_th| 为材料的临界电压。这个金氧半场效电晶体是处在截止（cut-off）的状态，通道无法反转，并没有足够的多数载子，电流无法流过这个金氧半场效电晶体，也就是这个金氧半场效电晶体不导通。

但事实上，金氧半场效电晶体无电流通过的叙述和现实有些微小的差异。在真实的状况下，因为载子的能量依循麦克斯韦-玻尔兹曼分布而有高低的差异。虽然金氧半场效电晶体的通道没有形成，但仍然有些具有较高能量的载子可以从半导体表面流至汲极。而若是 |V_GS| 略大于零，但小于 |V_th| 的情况下，还会有一个称为弱反转层（weak inversion layer）的区域在半导体表面出现，让更多载子流过。透过弱反转而从源极流至汲极的载子数量与 |V_GS| 的大小之间呈指数的关系，此电流又称为亚阈值电流（subthreshold current）。

在一些拥有大量金氧半场效电晶体的积体电路产品，如动态随机存取存储器（DRAM），次临界电流往往会造成额外的能量或功率消耗。

NMOS的汲极电流${\displaystyle I_{DS}}$与汲极电压之间在不同${\displaystyle V_{GS}-V_{th}}$的关系

金氧半场效电晶体在线性区操作的截面图

线性区（三极区或欧姆区）（linear region, triode mode or ohmic mode）^[3][4])）

当 V_GS > V_th 且 V_GD > V_th 时：

此处V_DS为NMOS汲极至源极的电压，则这颗NMOS为导通的状况，在氧化层下方的通道也已形成。此时这颗NMOS的行为类似一个压控电阻（voltage-controlled resistor），而由汲极向源极流出的电流大小为：

${\displaystyle I_{D}=\mu _{n}C_{ox}{\frac {W}{L}}(V_{GS}-V_{th}-{\frac {V_{DS}}{2}})V_{DS}}$

μ_n是载子迁移率（carrier mobility）、W是金氧半场效电晶体的闸极宽度、L是金氧半场效电晶体的闸极长度，而C_ox则是闸极氧化层的单位电容大小。在这个区域内，金氧半场效电晶体的电流—电压关系有如一个线性方程式，因而称为线性区。

金氧半场效电晶体在饱和区操作的截面图

饱和区（主动区）（saturation or active mode）^[5][6]

当 V_GS > V_th 且 V_GD < V_th 时：

这颗金氧半场效电晶体为导通的状况，也形成了通道让电流通过。但是随著汲极电压增加，超过闸极电压时，会使得接近汲极区的反转层电荷为零，此处的通道消失（如图），这种状况称之为夹止（pinch-off）。在这种状况下，由源极出发的载子经由通道到达夹止点时，会被注入汲极周围的空间电荷区（space charge region），再被电场扫入汲极。此时通过金氧半场效电晶体的电流与其汲极—源极间的电压V_DS无关，只与闸极电压有关，主要原因在于靠近汲极区的闸极电压已经不足以让通道反转，而造成所能提供的载子有限，限制住了通道的电流大小，关系式如下：

${\displaystyle I_{D}={\frac {\mu _{n}C_{ox}}{2}}{\frac {W}{L}}(V_{GS}-V_{th})^{2}}$

上述的公式也是理想状况下，金氧半场效电晶体在饱和区操作的电流与电压关系式。事实上在饱和区的金氧半场效电晶体汲极电流会因为通道长度调变效应（英语：channel length modulation）而改变，并非与V_DS全然无关。考虑通道长度调变效应之后的饱和区电流—电压关系式如下：

${\displaystyle I_{D}={\frac {\mu _{n}C_{ox}}{2}}{\frac {W}{L}}(V_{GS}-V_{th})^{2}(1+\lambda V_{DS})}$

关于通道长度调变效应的成因与影响将在后面叙述。

基板效应

一般而言，源极电压与基板电压两者接在一起V_SB＝0，但在实际上V_SB＞0（对P型基板而言），此时基板与源极产生逆偏，使得空乏区电荷增加，因此使临界电压增加的现象称为基板效应（Body Effect）。基板效应通常是负面的，临界电压之变化常会使类比电路或数位电路设计更加复杂。MOS受到基板效应影响，临界电压会有所改变，公式如下：

${\displaystyle V_{TN}=V_{TO}+\gamma \left({\sqrt {V_{SB}+2\phi }}-{\sqrt {2\phi }}\right)}$,

${\displaystyle V_{TO}}$是基极与源极之间无电位差时的临界电压，${\displaystyle \gamma }$是基板效应参数，${\displaystyle 2\phi }$则是与半导体能阶相关的参数（禁带中线与费米能级的差值）。

金氧半场效电晶体在电子电路上应用的优势

金氧半场效电晶体在1960年由贝尔实验室的D. Kahng（英语：Dawon Kahng）和Martin Atalla（英语：Martin Atalla）首次实作成功，这种元件的操作原理和1947年萧克利等人发明的双载子接面电晶体截然不同，且因为制造成本低廉与使用面积较小、高整合度的优势，在大型积体电路或是超大型积体电路的领域里，重要性远超过BJT。

近年来由于金氧半场效电晶体元件的性能逐渐提升，除了传统上应用于诸如微处理器、微控制器等数位讯号处理的场合上，也有越来越多类比讯号处理的积体电路可以用金氧半场效电晶体来实现，以下分别介绍这些应用。

数位电路

数位科技的进步，如微处理器运算效能不断提升，带给深入研发新一代金氧半场效电晶体更多的动力，这也使得金氧半场效电晶体本身的操作速度越来越快，几乎成为各种半导体主动元件中最快的一种。金氧半场效电晶体在数位讯号处理上最主要的成功来自互补式金属氧化物半导体逻辑电路的发明，这种结构最大的好处是理论上不会有静态的功率损耗，只有在逻辑闸的切换动作时才有电流通过。互补式金属氧化物半导体逻辑闸最基本的成员是互补式金属氧化物半导体反相器，而所有互补式金属氧化物半导体逻辑闸的基本操作都如同反相器一样，同一时间内必定只有一种电晶体（NMOS或是PMOS）处在导通的状态下，另一种必定是截止状态，这使得从电源端到接地端不会有直接导通的路径，大量节省了电流或功率的消耗，也降低了积体电路的发热量。

金氧半场效电晶体在数位电路上应用的另外一大优势是对直流讯号而言，金氧半场效电晶体的闸极端阻抗为无限大（等效于开路），也就是理论上不会有电流从金氧半场效电晶体的闸极端流向电路里的接地点，而是完全由电压控制闸极的形式。这让金氧半场效电晶体和他们最主要的竞争对手BJT相较之下更为省电，而且也更易于驱动。在CMOS逻辑电路里，除了负责驱动晶片外负载（off-chip load）的驱动器外，每一级的逻辑闸都只要面对同样是金氧半场效电晶体的闸极，如此一来较不需考虑逻辑闸本身的驱动力。相较之下，BJT的逻辑电路（例如最常见的TTL）就没有这些优势。金氧半场效电晶体的闸极输入电阻无限大对于电路设计工程师而言亦有其他优点，例如较不需考虑逻辑闸输出端的负载效应（loading effect）。

类比电路

有一段时间，金氧半场效电晶体并非类比电路设计工程师的首选，因为类比电路设计重视的性能参数，如电晶体的跨导或是电流的驱动力上，金氧半场效电晶体不如BJT来得适合类比电路的需求。但是随著金氧半场效电晶体技术的不断演进，今日的CMOS技术也已经可以符合很多类比电路的规格需求。再加上金氧半场效电晶体因为结构的关系，没有BJT的一些致命缺点，如热跑脱（thermal runaway）。另外，金氧半场效电晶体在线性区的压控电阻特性亦可在积体电路里用来取代传统的多晶矽电阻（poly resistor），或是MOS电容本身可以用来取代常用的多晶矽—绝缘体—多晶矽电容（PIP capacitor），甚至在适当的电路控制下可以表现出电感（inductor）的特性，这些好处都是BJT很难提供的。也就是说，金氧半场效电晶体除了扮演原本电晶体的角色外，也可以用来作为类比电路中大量使用的被动元件（passive device）。这样的优点让采用金氧半场效电晶体实现类比电路不但可以满足规格上的需求，还可以有效缩小晶片的面积，降低生产成本。

随著半导体制造技术的进步，对于整合更多功能至单一晶片的需求也跟著大幅提升，此时用金氧半场效电晶体设计类比电路的另外一个优点也随之浮现。为了减少在印刷电路板上使用的积体电路数量、减少封装成本与缩小系统的体积，很多原本独立的类比晶片与数位晶片被整合至同一个晶片内。金氧半场效电晶体原本在数位积体电路上就有很大的竞争优势，在类比积体电路上也大量采用金氧半场效电晶体之后，把这两种不同功能的电路整合起来的困难度也显著的下降。另外像是某些混合讯号电路（Mixed-signal circuits），如类比数位转换器，也得以利用金氧半场效电晶体技术设计出效能更好的产品。

近年来还有一种整合金氧半场效电晶体与BJT各自优点的制程技术：BiCMOS也越来越受欢迎。BJT元件在驱动大电流的能力上仍然比一般的CMOS优异，在可靠度方面也有一些优势，例如不容易被静电放电破坏。所以很多同时需要复杂讯号处理以及强大电流驱动能力的积体电路产品会使用BiCMOS技术来制作。

金氧半场效电晶体的尺寸缩放

过去数十年来，金氧半场效电晶体的尺寸不断地变小。早期的积体电路金氧半场效电晶体制程里，通道长度约在几个微米的等级。但是到了今日的积体电路制程，这个参数已经缩小到了几十分之一甚至一百分之一。2008年初，Intel开始以45奈米的技术来制造新一代的微处理器，实际的元件通道长度可能比这个数字还小一些。至90年代末，金氧半场效电晶体尺寸不断缩小，让积体电路的效能大大提升，而从历史的角度来看，这些技术上的突破和半导体制程的进步有著密不可分的关系。

金氧半场效电晶体的尺寸缩小

基于以下几个理由，金氧半场效电晶体的尺寸能越小越好。

1. 越小的金氧半场效电晶体象征其通道长度减少，让通道的等效电阻也减少，可以让更多电流通过。虽然通道宽度也可能跟著变小而让通道等效电阻变大，但是如果能降低单位电阻的大小，那么这个问题就可以解决。
2. 金氧半场效电晶体的尺寸变小意味著闸极面积减少，如此可以降低等效的闸极电容。此外，越小的闸极通常会有更薄的闸极氧化层，这可以让前面提到的通道单位电阻值降低。不过这样的改变同时会让闸极电容反而变得较大，但是和减少的通道电阻相比，获得的好处仍然多过坏处，而金氧半场效电晶体在尺寸缩小后的切换速度也会因为上面两个因素加总而变快。
3. 金氧半场效电晶体的面积越小，制造晶片的成本就可以降低，在同样的封装里可以装下更高密度的晶片。一片积体电路制程使用的晶圆尺寸是固定的，所以如果晶片面积越小，同样大小的晶圆就可以产出更多的晶片，于是成本就变得更低了。

尺寸缩小的负面效应

虽然金氧半场效电晶体尺寸缩小可以带来很多好处，但同时也有很多负面效应伴随而来。

金氧半场效电晶体的尺寸缩小后出现的困难

把金氧半场效电晶体的尺寸缩小到一微米以下对于半导体制程而言是个挑战，不过现在的新挑战多半来自尺寸越来越小的金氧半场效电晶体元件所带来过去不曾出现的物理效应。

次临限传导

由于金氧半场效电晶体闸极氧化层的厚度也不断减少，所以闸极电压的上限也随之变少，以免过大的电压造成闸极氧化层突崩溃（breakdown）。为了维持同样的性能，金氧半场效电晶体的临界电压也必须降低，但是这也造成了金氧半场效电晶体越来越难以完全关闭。也就是说，足以造成金氧半场效电晶体通道区发生弱反转的闸极电压会比从前更低，于是所谓的亚阈值电流（subthreshold current）造成的问题会比过去更严重，特别是今日的积体电路晶片所含有的电晶体数量剧增，在某些超大型积体电路的晶片，次临限传导造成的功率消耗竟然占了总功率消耗的一半以上。

不过反过来说，也有些电路设计会因为金氧半场效电晶体的次临限传导得到好处，例如需要较高的转导／电流转换比（transconductance-to-current ratio）的电路里，利用次临限传导的金氧半场效电晶体来达成目的的设计也颇为常见。

晶片内部连接导线的寄生电容效应

传统上，互补式金属氧化物半导体逻辑闸的切换速度与其元件的闸极电容有关。但是当闸极电容随著金氧半场效电晶体尺寸变小而减少，同样大小的晶片上可容纳更多电晶体时，连接这些电晶体的金属导线间产生的寄生电容效应就开始主宰逻辑闸的切换速度。如何减少这些寄生电容，成了晶片效率能否向上突破的关键之一。

晶片发热量增加

当晶片上的电晶体数量大幅增加后，有一个无法避免的问题也跟著发生了，那就是晶片的发热量也大幅增加。一般的积体电路元件在高温下操作可能会导致切换速度受到影响，或是导致可靠度与寿命的问题。在一些发热量非常高的积体电路晶片如微处理器，目前需要使用外加的散热系统来缓和这个问题。

在功率电晶体（Power金氧半场效电晶体）的领域里，通道电阻常常会因为温度升高而跟著增加，这样也使得在元件中PN结（pn-junction）导致的功率损耗增加。假设外置的散热系统无法让功率电晶体的温度保持在够低的水准，很有可能让这些功率电晶体遭到热失控的命运。

闸极氧化层漏电流增加

闸极氧化层随著金氧半场效电晶体尺寸变小而越来越薄，目前主流的半导体制程中，甚至已经做出厚度仅有1.2奈米的闸极氧化层，大约等于5个原子叠在一起的厚度而已。在这种尺度下，所有的物理现象都在量子力学所规范的世界内，例如电子的穿隧效应。因为穿隧效应，有些电子有机会越过氧化层所形成的位能障壁（potential barrier）而产生漏电流，这也是今日积体电路晶片功耗的来源之一。

为了解决这个问题，有一些介电系数比二氧化矽更高的物质被用在闸极氧化层中。例如铪和锆的金属氧化物（二氧化铪、二氧化锆）等高介电系数的物质均能有效降低闸极漏电流。闸极氧化层的介电系数增加后，闸极的厚度便能增加而维持一样的电容大小。而较厚的闸极氧化层又可以降低电子透过穿隧效应穿过氧化层的机率，进而降低漏电流。不过利用新材料制作的闸极氧化层也必须考虑其位能障壁的高度，因为这些新材料的传导带和价带和半导体的传导带与价带的差距比二氧化矽小（二氧化矽的传导带和矽之间的高度差约为8ev），所以仍然有可能导致闸极漏电流出现。

制程变异更难掌控

现代的半导体制程工序复杂而繁多，任何一道制程都有可能造成积体电路晶片上的元件产生些微变异。当金氧半场效电晶体等元件越做越小，这些变异所占的比例就可能大幅提升，进而影响电路设计者所预期的效能，这样的变异让电路设计者的工作变得更为困难。

金氧半场效电晶体的闸极材料

理论上金氧半场效电晶体的闸极应该尽可能选择电性良好的导体，多晶矽在经过重掺杂之后的导电性可以用在金氧半场效电晶体的闸极上，但是并非完美的选择。目前金氧半场效电晶体使用多晶矽作为的理由如下：

1. 金氧半场效电晶体的临界电压（threshold voltage）主要由闸极与通道材料的功函数之间的差异来决定，而因为多晶矽本质上是半导体，所以可以借由掺杂不同极性的杂质来改变其功函数。更重要的是，因为多晶矽和底下作为通道的矽之间能隙相同，因此在降低PMOS或是NMOS的临界电压时可以借由直接调整多晶矽的功函数来达成需求。反过来说，金属材料的功函数并不像半导体那么易于改变，如此一来要降低金氧半场效电晶体的临界电压就变得比较困难。而且如果想要同时降低PMOS和NMOS的临界电压，将需要两种不同的金属分别做其闸极材料，对于制程又是一个很大的变数。
2. 矽—二氧化矽接面经过多年的研究，已经证实这两种材料之间的缺陷（defect）是相对而言比较少的。反之，金属—绝缘体接面的缺陷多，容易在两者之间形成很多表面能阶，大为影响元件的特性。
3. 多晶矽的熔点比大多数的金属高，而在现代的半导体制程中习惯在高温下沉积闸极材料以增进元件效能。金属的熔点低，将会影响制程所能使用的温度上限。

不过多晶矽虽然在过去20年是制造金氧半场效电晶体闸极的标准，但也有若干缺点使得未来仍然有部份金氧半场效电晶体可能使用金属闸极，这些缺点如下：

1. 多晶矽导电性不如金属，限制了讯号传递的速度。虽然可以利用掺杂的方式改善其导电性，但成效仍然有限。目前有些融点比较高的金属材料如：钨、钛、钴或是镍被用来和多晶矽制成合金。这类混合材料通常称为金属矽化物。加上了金属矽化物的多晶矽闸极有著比较好的导电特性，而且又能够耐受高温制程。此外因为金属矽化物的位置是在闸极表面，离通道区较远，所以也不会对金氧半场效电晶体的临界电压造成太大影响。
2. 在闸极、源极与汲极都镀上金属矽化物的制程称为自我对准金属矽化物制程（Self-Aligned Silicide），通常简称salicide制程。
3. 当金氧半场效电晶体的尺寸缩的非常小、闸极氧化层也变得非常薄时，例如现在的制程可以把氧化层缩到一奈米左右的厚度，一种过去没有发现的现象也随之产生，这种现象称为多晶矽空乏。当金氧半场效电晶体的反转层形成时，有多晶矽空乏现象的金氧半场效电晶体闸极多晶矽靠近氧化层处，会出现一个空乏层（depletion layer），影响金氧半场效电晶体导通的特性。要解决这种问题，金属闸极是最好的方案。目前可行的材料包括钽、钨、氮化钽（Tantalum Nitride），或是氮化钛（Titanium Nitride）。这些金属闸极通常和高介电系数物质形成的氧化层一起构成MOS电容。另外一种解决方案是将多晶矽完全的合金化，称为FUSI（FUlly-SIlicide polysilicon gate）制程。

各种常见的金氧半场效电晶体技术

双闸极金氧半场效电晶体

双闸极（dual-gate）金氧半场效电晶体通常用在射频积体电路中，这种金氧半场效电晶体的两个闸极都可以控制电流大小。在射频电路的应用上，双闸极金氧半场效电晶体的第二个闸极大多数用来做增益、混频器或是频率转换的控制。

空乏式MOSFETS

一般而言，空乏式（depletion mode）金氧半场效电晶体比前述的加强式（enhancement mode）金氧半场效电晶体少见。空乏式金氧半场效电晶体在制造过程中改变掺杂到通道的杂质浓度，使得这种金氧半场效电晶体的闸极就算没有加电压，通道仍然存在。如果想要关闭通道，则必须在闸极施加负电压（对NMOS而言）。空乏式金氧半场效电晶体是属于“常闭型”（normally-closed，ON）的开关，而相对的，加强式金氧半场效电晶体则属于“常断型”（normally-open，OFF）的开关。

NMOS逻辑

同样驱动能力的NMOS通常比PMOS所占用的面积小，因此如果只在逻辑闸的设计上使用NMOS的话也能缩小晶片面积。不过NMOS逻辑虽然占的面积小，却无法像CMOS逻辑一样做到不消耗静态功率，因此在1980年代中期后已经渐渐退出市场，目前以CMOS为主流。

功率金氧半场效电晶体

功率电晶体单元的截面图。通常一个市售的功率电晶体都包含了数千个这样的单元。

主条目：功率金氧半场效电晶体

功率金氧半场效电晶体（Power MOSFET）和前述的金氧半场效电晶体元件在结构上就有著显著的差异。一般积体电路里的金氧半场效电晶体都是平面式（planar）的结构，电晶体内的各端点都离晶片表面只有几个微米的距离。而所有的功率元件都是垂直式（vertical）的结构，让元件可以同时承受高电压与高电流的工作环境。一个功率金氧半场效电晶体能耐受的电压是杂质掺杂浓度与n-type磊晶层（epitaxial layer）厚度的函数，而能通过的电流则和元件的通道宽度有关，通道越宽则能容纳越多电流。对于一个平面结构的金氧半场效电晶体而言，能承受的电流以及崩溃电压的多寡都和其通道的长宽大小有关。对垂直结构的金氧半场效电晶体来说，元件的面积和其能容纳的电流大约成正比，磊晶层厚度则和其崩溃电压成正比。

值得一提的是采用平面式结构的功率金氧半场效电晶体也并非不存在，这类元件主要用在高级的音响放大器中。平面式的功率金氧半场效电晶体在饱和区的特性比垂直结构的对手更好。垂直式功率金氧半场效电晶体则多半用来做开关切换之用，取其导通电阻（turn-on resistance）非常小的优点。

DMOS

DMOS是双重扩散金氧半场效电晶体（Double-Diffused金氧半场效电晶体）的缩写，大部分的功率金氧半场效电晶体都是采用这种制作方式完成的。

以金氧半场效电晶体实现类比开关

金氧半场效电晶体在导通时的通道电阻低，而截止时的电阻近乎无限大，所以适合作为类比讯号的开关（讯号的能量不会因为开关的电阻而损失太多）。金氧半场效电晶体作为开关时，其源极与汲极的分别和其他的应用是不太相同的，因为讯号可以从金氧半场效电晶体闸极以外的任一端进出。对NMOS开关而言，电压最负的一端就是源极，PMOS则正好相反，电压最正的一端是源极。金氧半场效电晶体开关能传输的讯号会受到其闸极—源极、闸极—汲极，以及汲极到源极的电压限制，如果超过了电压的上限可能会导致金氧半场效电晶体烧毁。

金氧半场效电晶体开关的应用范围很广，举凡需要用到取样保持电路（sample-and-hold circuits）或是截波电路（chopper circuits）的设计，例如类比数位转换器（A/D converter）或是切换电容滤波器（switch-capacitor filter）上都可以见到金氧半场效电晶体开关的踪影。

单一金氧半场效电晶体开关

当NMOS用来做开关时，其源极接地，闸极为控制开关的端点。当闸极电压减去源极电压超过其导通的临界电压时，此开关的状态为导通。闸极电压继续升高，则NMOS能通过的电流就更大。NMOS做开关时操作在线性区，因为源极与汲极的电压在开关为导通时会趋向一致。

PMOS做开关时，其源极接至电路里电位最高的地方，通常是电源。闸极的电压比源极低、超过其临界电压时，PMOS开关会打开。

NMOS开关能容许通过的电压上限为（V_gate-V_thn），而PMOS开关则为（V_gate+V_thp），这个值通常不是讯号原本的电压振幅，也就是说单一金氧半场效电晶体开关会有让讯号振幅变小、讯号失真的缺点。

双重（互补式）金氧半场效电晶体（CMOS, Complementary MOS）开关

为了改善前述单一金氧半场效电晶体开关造成讯号失真的缺点，于是使用一个PMOS加上一个NMOS的CMOS开关（Transmission gate）成为目前最普遍的做法。CMOS开关将PMOS与NMOS的源极与汲极分别连接在一起，而基极的接法则和NMOS与PMOS的传统接法相同（PMOS的基极接到最高电压，即VDD；NMOS的基极接到最低电压，即VSS或GND）。要令开关导通时，则把PMOS的闸极接低电位（VSS或GND），NMOS的闸极接高电位（VDD）。当输入电压在（V_DD-V_thn）到（V_SS+V_thp）时，PMOS与NMOS都导通，而输入小于（V_SS+V_thp）时，只有NMOS导通，输入大于（V_DD-V_thn）时只有PMOS导通，这样做的好处是在大部分的输入电压下，PMOS与NMOS皆同时导通，如果任一边的导通电阻上升，则另一边的导通电阻就会下降，所以开关的电阻几乎可以保持定值，减少讯号失真。

应用

参考文献

引用

1. This model was introduced by H Shichman and DA Hodges. Modeling and simulation of insulated-gate field-effect transistor switching circuits. IEEE Journal of Solid-state circuits. 1968, SC–3: 285–289 [2014-12-23]. doi:10.1109/JSSC.1968.1049902. （原始内容存档于2013-06-10）. and often is called the Shichman-Hodges model.
2. For example, see Yuhua Cheng, Chenming Hu. MOSFET modeling & BSIM3 user's guide. Springer. 1999. ISBN 0-7923-8575-6.. The most recent version of the BSIM model is described in Sriramkumar V., Navid Paydavosi,Darsen Lu, Chung-Hsun Lin,Mohan Dunga, Shijing Yao, Tanvir Morshed,Ali Niknejad, and Chenming Hu. BSIM-CMG 106.1.0beta Multi-Gate MOSFET Compact Model (PDF). Department of EE and CS, UC Berkeley. 2012 [2012-04-01]. （原始内容 (PDF)存档于2014-07-27）.
3. C Galup-Montoro & Schneider MC. MOSFET modeling for circuit analysis and design. London/Singapore: World Scientific. 2007: 83 [2014-12-23]. ISBN 981-256-810-7. （原始内容存档于2010-01-12）.
4. Norbert R Malik. Electronic circuits: analysis, simulation, and design. Englewood Cliffs, NJ: Prentice Hall. 1995: 315–316 [2014-12-23]. ISBN 0-02-374910-5. （原始内容存档于2009-04-27）.
5. PR Gray, PJ Hurst, SH Lewis & RG Meyer. §1.5.2 p. 45. [2014-12-23]. ISBN 0-471-32168-0. （原始内容存档于2009-04-28）.
6. A. S. Sedra and K.C. Smith. Microelectronic circuits Fifth Edition. New York: Oxford. 2004: 552 [2014-12-23]. ISBN 0-19-514251-9. （原始内容存档于2009-02-04）. 引文格式1维护：冗余文本 (link)

来源

• Sze, S. M.，Physics of Semiconductor Devices 2nd ed. New York: Wiley, 1981.
• Donald A. Neamen, Semiconductor Physics & Devices, 3rd ed. McGraw Hill, 2003.
• Behzad Razavi, Design of Analog CMOS Integrated Circuits, 1st ed. McGraw Hill, 2002.
• B. Jayant Baliga, Power Semiconductor Devices, PWS publishing Company, Boston. ISBN 978-0-534-94098-0.
• Adel. S. Sedra and Kenneth. C. Smith, Microelectronics Circuits, 5th ed., Oxford, 2003.
• 施敏; 伍国珏; 译者：张鼎张、刘柏村. 半導體元件物理學(上冊). 台湾: 国立交通大学. 2008-08-01 [2008]. ISBN 978-986-843-951-1 （中文）. 引文使用过时参数coauthors (帮助)（繁体中文）
• 施敏; 伍国珏; 译者：张鼎张、刘柏村. 半導體元件物理學(下冊). 台湾: 国立交通大学. 2009-04-14 [2009]. ISBN 978-986-843-954-2 （中文）. 引文使用过时参数coauthors (帮助)（繁体中文）

外部链接

• Lessons In Electric Circuits—INSULATED-GATE FIELD-EFFECT TRANSISTORS （页面存档备份，存于互联网档案馆）
• MOSFET models （页面存档备份，存于互联网档案馆） Diagrams and mathematical derivation.
• MIT Open Courseware 6.012 -- 麻省理工学院开放式课程计画（微电子学与MOSFET元件）
• MIT Open Courseware 6.002 – Spring 2007. [2020-06-11]. （原始内容存档于2010-05-05）.
• MIT Open Courseware 6.012 – Fall 2009. [2020-06-11]. （原始内容存档于2012-06-07）.
• Georgia Tech BJT and FET Slides. [2020-06-11]. （原始内容存档于2012-03-09）.
• CircuitDesign: MOS Diffusion Parasitics. [2020-06-11]. （原始内容存档于2012-08-18）.
• Mark Lundstrom, Mark Lundstrom. Course on Physics of Nanoscale Transistors. 2008 [2010-05-09]. （原始内容存档于2012-02-24）.
• Dr. Lundstrom. Notes on Ballistic MOSFETs. 2005 [2010-05-18]. （原始内容存档于2012-02-24）.