Arhitectură MIPS
From Wikipedia, the free encyclopedia
Microprocessor without Interlocked Pipeline Stage (MIPS) este o arhitectură de procesor care utilizează setul de instrucțiuni RISC simplificată și foarte scalabilă dezvoltată de MIPS Computer Systems în 1985. Procesoarele MIPS au o linie de instrucțiuni în 5 etape pentru a executa mai multe instrucțiuni în același timp. Ideea de bază este de a executa instrucțiuni în linia de instrucțiuni, fără pauze. Pe instrucțiuni executate trebuie să fie necesară doar o frecvență de ceas.
Procesoarele cu această arhitectură sunt utilizate în sisteme înglobate, smartphone, tablete, routere, gateway, stații de lucru, console de jocuri video cum ar fi Sony PlayStation și Nintendo 64, supercalculatoare (NEC Cenju-4), autovehicule (Tesla Model S), inteligență artificială, internetul obiectelor. [1]
În 1992, MIPS Computer Systems a fost preluat de Silicon Graphics, sub numele de MIPS Technologies. Aceasta a fost achiziționată la 17 decembrie 2012, de către Imagination Technologies, continuând să dezvolte arhitectura MIPS.[2]
Primul procesor MIPS R2000 pe 32-bit, a fost dezvoltat în 1984, elementele de bază fiind deja create în1981 la Universitatea Stanford. Acesta era un procesor underpipelined bazat pe arhitectura setului de instrucțiuni RISC și cu un sistem de codare fix. În 1988, a fost introdusă o versiune îmbunătățită, R2000A la 12,5 și 16,67 MHz din IC-urile R2000A și R2010A. A fost utilizat pe scară largă în sisteme înglobate, cum ar fi controlere de imprimantă. R2000 a fost urmat de R3000, utilizând un design general similar al sistemului, cu implementare mai rapidă a cipurilor.