Puma (マイクロアーキテクチャ)

この項目では、2014年に発表されたCPUマイクロアーキテクチャについて説明しています。2008年に発表されたモバイルプラットフォームについては「en:AMD mobile platform#Puma platform (2008)」をご覧ください。

Puma(プーマ)は、AMDによってデザインされたAPU向けの第3世代の低消費電力マイクロアーキテクチャのコードネームである。 第2世代低消費電力マイクロアーキテクチャであるJaguarを継承し、同一の市場をターゲットとしている。 ミニPC/低電力ノートブック向けのBeemaとその後継Carrizo-L、タブレット向けMullinsのCPUコアとして採用された。発表当初はPuma+(プーマプラス)と発表されたが^[1]、Carrizo-Lの発表時にBeema/MullinsのコアはPumaに変更され、Beemaの後継であるCarrizo-Lに採用されたコアがPuma+であるとされた^[2] 。しかしBeemaとCarrizo-Lはステッピングに至るまで同一であるためPumaとPuma+はソケットとブランディングの違いのみで機能的な違いはないものとされる^[3]。

Puma/Puma+

生産時期	2014年中盤から
設計者	AMD
生産者	TSMC
プロセスルール	28 nm
命令セット	AMD64
コア数	2, 4
パッケージ	A4(Micro), A6(Micro), A8 A10 Micro, E1(Micro), E2
前世代プロセッサ	Jaguar (マイクロアーキテクチャ)

特徴

PumaはJaguarアーキテクチャを継承し以下のような特徴を持つ

• コアあたり32 KiB 命令 + 32 KiB データ L1キャッシュ
• 2つまたは4つのコアで共有される1,2 MiB統合L2キャッシュ
• スーパースカラー、アウトオブオーダーで最大4コアの構成
• 2本の整数演算実行ユニット
• 2本の128-bit幅の浮動小数点演算実行ユニット
• ハードウェア整数除算ユニット
• SMTやCMTのようなマルチスレッディングテクノロジーを搭載してない
• HSAをサポートしない
• サポートする拡張命令： MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT), and AMD-V

Jaguarとの違い

• 1.2V電圧供給時に19%のCPUのリーク電流を削減^[4]
• Boostによって効果の出るアプリ出ないアプリをリアルタイムで検出しBoostを効果的に利用^[5]
• ARMセキュリティコアを内蔵

採用プロセッサー

デスクトップ/モバイル (Beema)

ブランド	モデル ナンバー	ソケット	CPU				GPU			TDP (W)	対応 DDR3L メモリー
			コア 数	クロック (GHz)	最大 ターボ (GHz)	L2 キャッシュ (MB)	ブランド	構成	最大 クロック (MHz)
A8	6410	Socket FT3b	4	2.0	2.4	2	Radeon R5	128:?:?	800	15	1866
A6	6310			1.8			Radeon R4
A4	6250J			2.0	—		Radeon R3		600	25	1600
	6210			1.8			Radeon R3			15
E2	6110			1.5			Radeon R2		500
E1	6010		2	1.35		1			350	10	1333

タブレット (Mullins)

ブランド	モデル ナンバー	CPU				GPU			電力		対応 DDR3L メモリー
		コア 数	クロック (GHz)	最大 ターボ (GHz)	L2 キャッシュ (MB)	ブランド	構成	最大 クロック (GHz)	TDP (W)	SDP (W)
A10 Micro	6700T	4	1.2	2.2	2	Radeon R6	128:?:?	500	4.5	2.8	1333
A6 Micro	6500T			1.8		Radeon R4		401
A4 Micro	6400T		1.0	1.6		Radeon R3		350
E1 Micro	6200T	2		1.4	1	Radeon R2		300	3.95		1066

デスクトップ/モバイル (Carrizo-L)

ブランド	モデル ナンバー	ソケット	CPU				GPU			TDP (W)	対応 DDR3L メモリー
			コア 数	クロック (GHz)	最大 ターボ (GHz)	L2 キャッシュ (MB)	ブランド	構成	最大 クロック (MHz)
A8	7410	Socket FT3b	4	2.2	2.5	2	Radeon R5	128:8:4	847	12– 25	1866
A6	7310			2.0	2.4		Radeon R4		800
A4	7210			1.8	2.2		Radeon R3		686		1600
E2	7110	Socket FP4			—		Radeon R2		600
E1	7010	Socket FT3b	2	1.5		1			400	10	1333

References

1. “AMD，次世代モバイル向けAPU「Mullins」と「Beema」の概要を公開。Bay Trailを追撃する切り札となるか？ - 4Gamer.net”. 2019年10月31日閲覧。
2. ““Excavator”採用のAMD新世代APU「Carrizo」を掘り下げる (l_kn_amdsgp_12.jpg) - ITmedia PC USER”. 2019年10月31日閲覧。
3. “Model numbers of AMD Carrizo-L APUs spotted”. 2019年10月31日閲覧。
4. Shimpi, Anand. “AMD Beema/Mullins Architecture & Performance Preview”. AnandTech. 29 April 2014閲覧。
5. “AMD、ARMセキュリティコア内蔵のモバイルAPU「Mullins」と「Beema」 ～TDPを引き下げ、ワット当たりの性能は2倍に - PC Watch”. 2019年10月31日閲覧。

External links

• Software Optimization Guide for Family 16h Processors
• 2014 AMD Low-Power Mobile APUs
• Jaguar presentation (video) at ISSCC 2013
• Discussion initiated on RWT forums by Jeff Rupley, Chief Architect of the Jaguar core
• BKDG for Family 16h Models 00h-0Fh Processors
• Revision Guide for Family 16h Models 00h-0Fh Processors (Jaguar)
• Revision Guide for Family 16h Models 30h-3Fh Processors (Puma)