VHDL
ウィキペディア フリーな encyclopedia
VHDLは、デジタル回路設計用の、ハードウェア記述言語(HDL: Hardware Description Language)の一種である。標準化は(現在は)IEEE/IECによる。主として論理回路の設計に、特にFPGAやASICなどの設計で使う。IEEEとIECで同一規格IEEE 1076-2008 VHDL Language Reference Manual/IEC 61691-1-1:2011 Behavioural languages - Part 1-1: VHDL Language Reference Manual を発行している。名前の由来は英語のVHSIC HDLの略で、VHSICは、very high speed integrated circuits(超高速集積回路)で、米国国防総省が主導したプロジェクトの一環をなす研究プログラムの名称である。このプログラムによってVHDLは生み出された。
概要 パラダイム, 登場時期 ...
パラダイム | ハードウェア記述言語(HDL: Hardware Description Language) |
---|---|
登場時期 | 1981年 (1981) |
最新リリース | IEEE 1076-2019/ 2019年12月23日 (4年前) (2019-12-23) |
型付け | 静的型付け |
影響を受けた言語 | Ada |
影響を与えた言語 | Verilog-HDL |
ライセンス | IEEE/IEC Standard |
ウェブサイト | http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=4772740 |
テンプレートを表示 |
閉じる