Dennard-skaalaus
From Wikipedia, the free encyclopedia
Dennard-skaalaus (engl. Dennard scaling; tunnetaan myös nimellä MOSFET-skaalaus) on transistoreiden tehotiheyteen liittyvä skaalauslaki. Laki perustuu Robert H. Dennardin alun perin vuonna 1974 julkaistuun työhön, jossa pääpiirteittäin esitettynä sanotaan, että transistorien pienentyessä niiden tehotiheys säilyy vakiona. Näin ollen transistorien energiankulutus on suoraan suhteessa pinta-alaan, jolloin myös sekä virta että jännite laskevat transistoreiden pienentyessä.[1][2] Laki piti paikkansa noin 30 vuotta, kunnes vuosina 2005–2007 todettiin, että transistoreiden käyttäytyminen ei enää korreloinut Dennard-skaalauksen kanssa. [3]
Yksi merkittävistä Dennard-skaalauksen historiallisista vaikutuksista liittyy CMOS-virtapiireihin, joiden dynaaminen energiankulutus on positiivisesti verrannollinen kellotaajuuteen.[4] Dennardin lakia noudattaen transistorien energiankulutusta on voitu pienentää, jolloin säästetty energia pystytään käyttämään piirin kellotaajuuden nostamiseen ilman, että järjestelmä vie merkittävästi enemmän energiaa. Korkeampi kellotaajuus taas mahdollistaa mikroprosessorien suorituskyvyn nostamisen.