Usuari:Debvgger/proves/Joint Test Action Group
From Wikipedia, the free encyclopedia
El Joint Test Action Group (JTAG) es una associació de la indústria de l'electrònica que es va formar al 1985 per desenvolupar un mètode per verificar i provar dissenys de plaques de Circuit_imprès un cop ja s'han fabricat. Al 1990 l'Institute of Electrical and Electronics Engineers va condensar els resultats d'aquests esforços a l'estàndar IEEE 1149.1-1990, titulat Standard Test Access Port and Boundary-Scan Architecture.
Aquesta és una pàgina de proves de Debvgger. Es troba en subpàgines de la mateixa pàgina d'usuari. Serveix per a fer proves o desar provisionalment pàgines que estan sent desenvolupades per l'usuari. No és un article enciclopèdic. També podeu crear la vostra pàgina de proves.
Vegeu Viquipèdia:Sobre les proves per a més informació, i altres subpàgines d'aquest usuari |
JTAG implementa estàndars per la monitorització de l'estat intern dels chips en el disseny electrònic automatitzat (EDA) com a eina complementària a la simulació digital.[1] Especifica l'utilització d'un port dedicat de depuració, implementant un interface de comunicacions sèrie que permet accés amb poca sobrecàrrega i sense requerir d'accès als bussos d'adreçament i dades. L'interface connecta amb un port accès a test (TAP) que implementa un protocol basat en estats per accedir a una sèrie de registres de test que proporcionen informació sobre la lògica i les diferents capacitats dels dispositius.
L'estàndar JTAG ha estat extès pels diferents fabricants de dispositius electrònics amb variants específiques de cadascun per oferir característiques úniques de cada fabricant.[2]