多重图形

多重图形（Multiple patterning）是指一种在半导体制造过程中的技术。在光刻过程中使用了多重图形曝光增强了制作图形的密度。

尽管极紫外光刻将在下一代光刻中作为一个选项，但是这个仍然需要额外一次曝光。

中心距分离

多重图形的最简单形式是将图形分离成二个或者三个部分。每个部分按照通常的制程方法进行制作。整个图形最终会合并形成最终的图层。这种方法有时称为中心距分离，也会被称为光照-刻蚀-光照-刻蚀（LELE）。

这种技术用于20纳米制程、14纳米制程等。额外暴光的成本在相关制程中可以承受。一个重要的关注点是多次暴光中的图形交叠问题。自对准多重暴光技术成功的引入解决这一问题。

侧壁图像转移

多重图形介绍

侧壁是一个通过将预图形两边淀积而产生的物质。

由于侧壁使用的是hardmask材料，它们的后刻蚀图形质量非常重要。

公司	逻辑工艺	最小金属间距(MMP)	栅间间距 (CGP)	MMP*CGP	CGP:MMP ratio	最先进技术	量产开始时间
Intel	10nm	36 nm[1]	54 nm[1]	1944 nm2	1.5	SAQP[1][2]	2017年末[3]
台積電（TSMC）	7nm	40 nm	57 nm[4]	2280 nm2	1.425	LELELE[5]	2017年初[6]
三星電子	10LPE	48 nm[7]	64 nm[7]	3072 nm2	1.33	LELELE[8]	2016年末
GlobalFoundries	7LP	40 nm[4]	56 nm[4]	2240 nm2	1.4	LELELE,[9] SADP[4]	2018年末[9]

参考资料

1. Intel unveils 10nm. [2017-08-25]. （原始内容存档于2019-08-05）.
2. Intel 14 nm Leadership (PDF). [2017-08-25]. （原始内容存档 (PDF)于2020-12-09）.
3. Intel Cannonlake may slip to 2018. [2017-08-25]. （原始内容存档于2017-04-04）.
4. 存档副本. [2017-08-25]. （原始内容存档于2019-03-30）.
5. TSMC 7nm to use triple patterning. [2017-08-25]. （原始内容存档于2017-12-01）.
6. TSMC on 2017. [2017-08-25]. （原始内容存档于2019-08-04）.
7. Samsung 10nm. [2017-08-25]. （原始内容存档于2017-12-30）.
8. ^ 引用错误：没有为名为samsung10nm的参考文献提供内容
9. GlobalFoundries Updates 7nm. [2017-08-25]. （原始内容存档于2019-08-08）.