製程-架構-最佳化模型維基百科,自由的 encyclopedia 製程-架構-最佳化模型(英語:Process–architecture–optimization model)是英特爾於2016年開始採用的針對其中央處理器的開發模型。在這種3個階段的模式下,每一次中央處理器的製程升級之後將會對微架構進行升級,然後對微架構進行一次或多次的最佳化。它取代了英特爾以前採用的Tick-Tock模型,據英特爾稱,Tick-Tock模型在經濟上已不可持續,因為提升製程工藝的研發費用變得比以前多得多。[1][2][3][4][5]
製程-架構-最佳化模型(英語:Process–architecture–optimization model)是英特爾於2016年開始採用的針對其中央處理器的開發模型。在這種3個階段的模式下,每一次中央處理器的製程升級之後將會對微架構進行升級,然後對微架構進行一次或多次的最佳化。它取代了英特爾以前採用的Tick-Tock模型,據英特爾稱,Tick-Tock模型在經濟上已不可持續,因為提升製程工藝的研發費用變得比以前多得多。[1][2][3][4][5]