OpenVera維基百科,自由的 encyclopedia OpenVera是一種硬件驗證語言,它由新思科技研發和運營。該語言主要用於創建硬件系統的測試平台。OpenVera是作為IEEE 1800標準的SystemVerilog的一個基礎部分,許多從事半導體集成電路設計、系統級設計、IP核設計以及電子設計自動化的人員都受益於此。 此條目沒有列出任何參考或來源。 (2023年3月18日)
OpenVera是一種硬件驗證語言,它由新思科技研發和運營。該語言主要用於創建硬件系統的測試平台。OpenVera是作為IEEE 1800標準的SystemVerilog的一個基礎部分,許多從事半導體集成電路設計、系統級設計、IP核設計以及電子設計自動化的人員都受益於此。 此條目沒有列出任何參考或來源。 (2023年3月18日)