可測試性設計

可測試性設計（英語：Design for testing或英語：Design for Testability，DFT）是一種集成電路設計技術。它是一種將特殊結構在設計階段植入電路的方法，以便生產完成後進行測試，確保檢測過後的電子元件沒有功能或製造上的缺陷。

電路測試有時並不容易，電路的許多內部節點訊號在外部難以控制和觀測。通過在半導體製程中添加可測試性設計結構，如掃描鏈等，並利用自動測試裝置執行測試程式，可以在生產完成後立即進行質素檢測。有些特定的裝置會在其最終產品的組件上加上測試功能，在消費者的使用環境下執行時一併測試。測試程式除了會指出錯誤資訊外，還會一併將測試的紀錄檔保留下來，可供設計人員找出缺陷的來源。

更簡單的說，測試程式會對所有的被測裝置輸入測試訊號，並期待它們給出預期的正確回應。如果被測裝置的回應與預期回應一致，則可得知電路正常，否則 即為測試錯誤。

為了方便使用測試程式檢測錯誤，電路設計階段不可忽視可測試性設計。在可測試性設計的規則確認完善下，可以利用自動測試圖樣發生器進行更複雜的測試。

參考文獻

• IEEE Std 1149.1 (JTAG) Testability Primer （頁面存檔備份，存於互聯網檔案館） A technical presentation on Design-for-Test centered on JTAG and Boundary Scan
• Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin and Scheffer, ISBN 0-8493-3096-3 A survey of the field of electronic design automation. This summary was derived (with permission) from Vol I, Chapter 21, Design For Test, by Bernd Koenemann.

延伸閱讀

• Laung-Terng Wang, Cheng-Wen Wu and Xiaoqing Wen. VLSI Test Principles and Architectures: Design for Testability. Morgan Kaufmann. ISBN 978-0123705976.

相關條目

• 掃描鏈
• 內建自測試
• 電子測試裝置
• ATPG
• Design for X（英語：Design for X）
• 故障分級（英語：Fault grading）
• Iddq測試（英語：Iddq testing）