扇出晶圆级封装

扇出晶圆级封装（英语：Fan-out wafer-level packaging，FOWLP）是一种集成电路封装技术，是标准晶圆级封装（WLP）技术的强化。 ^{[1] [2]}

嵌入式晶圆级球阵列封装（eWLB）草图，第一个商业化FOWLP技术

传统技术中，首先对晶圆进行切割，然后对单个裸晶进行封装。封装尺寸通常比芯片尺寸大得多。相比之下，在标准WLP流程中，集成电路在仍处于晶圆时进行封装，然后附有封装外层的晶圆才被切割；最终的封装实际上与芯片本身尺寸相同。然而，小封装限制了有限封装空间可容纳的外部接点。对于需要大量接触的复杂半导体装置则可能成为重大限制。

FOWLP的开发就是为了放宽这个限制。与传统封装相比，它提供了更小的封装尺寸、改进的热性能和电气性能，并且允许在不增加芯片尺寸的情况下提高触点数量。

与标准WLP流程相反，FOWLP中，首先对晶圆进行切割，切割出来的芯片会非常精确地重新定位在载体晶圆或面板上，并在每个芯片周围保留扇出空间。然后通过模塑来重构载体，然后在整个模制区域顶部（芯片顶部和相邻扇出区域顶部）制作重布线层，然后在顶部形成焊球。

历史

FOWLP技术最开始由英飞凌开发，台积电以此技术为基础，生产A10处理器。^[3]

FOWLP可使用“先芯片（die first）”，裸片面朝下或面朝上安装；或者“后芯片（die last）”方式组装而成。面朝下的方法免于制造铜柱及背面研磨的步骤，制造成本低，但存在裸片移位、晶圆翘曲等问题。面朝上的方法，由于芯片背面完全暴露，利于散热。而后芯片的优点在于制造过程中可以使用验证合格的裸片（known good die，KGD），提高良率。^[4]

优点

FOWLP不仅消除了芯片互连和衬底，实现了更好的电气性能，降低更低，还在提供了更精细的线路和空间，从而实现更好的可布线性。此外，由于FOWLP使用类似晶圆厂的工艺，产量远高于嵌入式有机衬底层压技术，然而，当在器件上构建衬底时，工艺必须足够稳健，才能实现>99.5% 的良率；否则衬底和封装都会报废。有机层压衬底工业工艺、材料和设备的设计初衷并不是为了提供如此高的产量。 然而，嵌入式相对于FOWLP，因为不使用高端晶圆厂工艺或材料，成本较低。^[5]

参考

1. Korczynski, Ed. Wafer-level packaging of ICs for mobile systems of the future. Semiconductor Manufacturing & Design Community. 2014-05-05 [2018-09-24]. （原始内容存档于2018-08-16）.
2. Fan-out Wafer Level Packaging. Orbotech. n.d. [2018-09-24]. （原始内容存档于2018-09-22）.
3. 先进封装技术科普：什么是扇出型封装Fan-out Packaging？什么是FOWLP、FOCoS和InFO?. www.zhihu.com. [2024-01-07].
4. 扇出型晶圆级封装能否延续摩尔定律？-电子工程专辑. www.eet-china.com. [2024-03-25].
5. Keser, Beth (编). Advances in Embedded and Fan‐Out Wafer‐Level Packaging Technologies. Wiley http://dx.doi.org/10.1002/9781119313991. 2019-01-18. ISBN 978-1-119-31413-4. 缺少或|title=为空 (帮助)

外部链接

• Fan-out Wafer Level Packaging (FOWLP). 3dic.org. 2016-10-12 [2018-09-24]. （原始内容存档于2018-09-23）.
• Butler, David. Fan-Out Wafer Level Packaging: Breakthrough advantages and surmountable challenges. Solid State Technology (www.solid-state.com). August 2016 [2018-09-24]. （原始内容存档于2018-09-24）.
• Fan-Out Wafer Level Packaging. Patent Landscape Analysis (PDF). Know Made Patent & Technology Intelligence. November 2016 [2018-09-24]. （原始内容存档 (PDF)于2018-09-24）.