File:MIPS_Architecture_(Pipelined).svg
维基百科,自由的 encyclopedia
此SVG文件的PNG预览的大小:800 × 500像素。 其他分辨率:320 × 200像素 | 640 × 400像素 | 1,024 × 640像素 | 1,280 × 800像素 | 2,560 × 1,600像素。
原始文件 (SVG文件,尺寸为800 × 500像素,文件大小:56 KB)
摘要
描述MIPS Architecture (Pipelined).svg |
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture). |
|||
日期 | ||||
来源 | 自己的作品 | |||
作者 | Inductiveload | |||
授权 (二次使用本文件) |
|
|||
其他版本 | rkrkgkf | |||
SVG开发 InfoField |
此文件中描述的项目
描绘内容
某些值没有维基数据项目
受版权保护,并由版权所有者释出于公有领域 简体中文(已转写)
著作权持有者释出至公有领域 简体中文(已转写)
22 1 2009
文件历史
点击某个日期/时间查看对应时刻的文件。
日期/时间 | 缩略图 | 大小 | 用户 | 备注 | |
---|---|---|---|---|---|
当前 | 2009年1月22日 (四) 17:08 | 800 × 500(56 KB) | Inductiveload | {{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So | |
2009年1月22日 (四) 17:08 | 800 × 500(56 KB) | Inductiveload | {{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So |
文件用途
全域文件用途
以下其他wiki使用此文件:
- ar.wikipedia.org上的用途
- ca.wikipedia.org上的用途
- en.wikipedia.org上的用途
- en.wikiversity.org上的用途
- es.wikipedia.org上的用途
- fr.wikipedia.org上的用途
- fr.wikibooks.org上的用途
- he.wikipedia.org上的用途
- hi.wikipedia.org上的用途
- hu.wikipedia.org上的用途
- it.wikipedia.org上的用途
- ja.wikipedia.org上的用途
- nl.wikipedia.org上的用途
- ro.wikipedia.org上的用途
- ru.wikipedia.org上的用途
- uk.wikipedia.org上的用途
- vi.wikipedia.org上的用途
元数据
此文件中包含有扩展的信息。这些信息可能是由数码相机或扫描仪在创建或数字化过程中所添加。
如果此文件的源文件已经被修改,一些信息在修改后的文件中将不能完全反映出来。
宽度 | 800 |
---|---|
高度 | 500 |