256比特

256比特指的是以256比特字节为中心而运作的处理器及操作系统。

使用

它的CPU有可以运作单一指令功能的指令组（如AVX指令集和FMA指令集 等）。 使256比特的寄存器可被用于存储几个较小的数字，如八个32位的浮点数，一个单一指令也可以与操作上的这些数值同时进行。 然而，这些处理器的操作不会在256的二进制数字长度上的独立数字进行，而是它的寄存器大小只有256比特。 二进制同样可以在128位的系统找到。

使用 Efficeon 处理器的笔电

• 256比特是高级加密标准可选的密钥长度。
• 现在的GPU芯片利用256比特存储器的总线转移资料。
• 运行此技术的 Efficeon 处理器是 Transmeta 的第二代使用256比特的超长指令字，是被设计来转换 x86 处理器代码为本地指令的芯片。^[1][2]
• 增加字符的长度可以加快高精度计算的字库。 它也可以应用在密码学上。
• 剑桥大学的研究人员在他们的 CHERI 性能系统中使用256位搭配能力的指示器，包括性能和处理资料^[3]。

历史

美国国防高等研究计划署所供资的的数据密集型结构系统（Data-Intensive Architecture，DIVA）纳入5级256比特数据路径的流水线存储器处理器（英语：Processor-in-memory）（Processor-in-memory，PIM），2002年，该技术包含完整的登记文件与算术逻辑单元，在一个叫做“WideWord”的处理器完成。

另见

• 柏克莱I-RAM计划（英语：Berkeley IRAM project）
• 计算存储器（英语：Computational RAM）

参考文献

1. Transmeta Efficeon TM8300 Processor (PDF). Transmeta Corporation. （原始内容存档 (PDF)于2019-02-10）.
2. Williams, Martyn. Transmeta Unveils Plans for TM8000 Processor. PC World. 2002-05-29. （原始内容存档于2010-04-14）.
3. Watson, Robert N. M. CHERI: a research platform deconflating hardware virtualization and protection (PDF). Unpublished workshop paper for RESoLVE’12, March 3, 2012, London, UK. SRI International Computer Science Laboratory. 2012-03-03. （原始内容存档 (PDF)于2017-10-10）.