netlist

проверку трассировки печатных плат (ERC), создание списка электрических цепей netlist для редактора топологии платы pcbnew или для Spice-моделирования схемы

написана на языке Си, использует тот же формат данных об электрических цепях (netlist) и поддерживает визуализацию в среде X Window System. С ранних версий SPICE

определенным алгоритмам преобразуют абстрактный исходный код на Verilog в netlist — логически эквивалентное описание, состоящее из элементарных логических

электрическая схема передаётся с помощью промежуточного файла связей («netlist») загружается в редактор печатной платы для дальнейшего проектирования

Уровень регистровых передач) в описание схемы в форме списков связей (netlist, задающих соединения вентилей и транзисторов. Написание синтезируемого