Уровень регистровых передач
Материал из Википедии — свободной encyclopedia
Уровень регистровых передач (англ. register transfer level, RTL) — способ разработки синхронных цифровых интегральных схем, при применении которого работа схемы описывается в виде последовательностей логических операций, применяемых к цифровым сигналам (данным) при их передаче от одного регистра к другому (то есть не описывается, из каких электронных компонентов или из каких логических вентилей состоит схема). Такое высокоуровневое описание составляется на одном из языков описания аппаратуры, например, на Verilog или VHDL, после чего специальной программой преобразуется в низкоуровневое описание — граф логических элементов и проводников; процесс преобразования называется логическим синтезом. Другие программы по описанию могут проверить правильность работы схемы методами логического моделирования[англ.] и соответствие схемы предъявляемым требованиям (например, требованиям к скорости работы схемы, static timing analysis). Третья программа, используя низкоуровневое описание, может разместить логические элементы и проводники по поверхности схемы (для изготовления СБИС) (place and route) или создать прошивку для ПЛИС.