ארכיטקטורת MIPS
ויקיפדיה האנציקלופדיה encyclopedia
MIPS (ראשי תיבות של Microprocessor without Interlocked Pipeline Stages) היא ארכיטקטורת סט פקודות עבור מעבדים מסוג RISC שפותחה על ידי חברת MIPS Technologies. מעבדי ה-MIPS הראשונים היו מעבדי 32 סיביות אך מעבדים מאוחרים יותר עובדים עם מילה בגודל 64 סיביות. מעבדי MIPS היו בשימוש בתחנות עבודה ושרתים שונים בשנות השמונים וכיום נפוצים בעיקר במערכות משובצות. חלק ממעבדי MIPS פועלים בשיטת Big endian וחלק בשיטת Little endian.
מעבד ה-MIPS התחלק ל-3 סוגי מעבדים עיקריים, אשר עבדו בצורות שונות.
- מעבד חד-מחוזרי (Single Cycle) - בכל פעם קיבל פקודה אחת, וביצע אותה מחזור אחר מחזור עד לקבלת התוצאה.
- מעבד רב-מחזורי (Multi Cycle) - בכל פעם קיבל כמה פקודות, ובכמה מחזורים ביצע את התהליך, עד לקבלת תוצאה.
- מעבד "צינור זרימה" (Pipe Line) - מעין שילוב מתוחכם בין מעבד חד-מחזורי לרב-מחזורי.
(מעבד רב-מחזורי היה יכול לעשות יותר פקודות ממעבד חד-מחזורי משום שהוא מורכב מיותר חלקים)